基于VerilogA的两步IADC行为级建模与仿真优化

本文主要探讨了两步增量ADC（Incremental Delta-to-Digital Converter, IADC）在电子设计工程中的应用，特别是在构建高分辨率、低功耗的传感器系统集成中。针对两步IADC2+IADC1结构，作者利用VerilogA行为级建模的方法，对电路进行了深入分析。 首先，介绍了背景，随着半导体技术的进步，集成传感器系统（SoC）需求更高分辨率和低功耗的模数转换器（ADC）。在这种环境下，增量ADC因其简单抽样滤波、易复用和低延迟等特点，成为低频高分辨率传感器接口的理想选择。行为级模型在此类设计中扮演了关键角色，因为它能够提供快速的仿真，准确反映电路的实际行为，从而提升设计效率。 文章的重点在于详细描述了一种基于电路复用的双采样、一位量化两步IADC的建模过程。作者选择了IADC2+IADC1结构，这种结构结合了SAR（Successive Approximation Register）和传统IADC的优点。通过VerilogA语言，作者构建了各模块（如积分器、比较器、模拟开关等）的行为级模型，这些模型在理想情况下，微分非线性最大值仅为5LSB（Least Significant Bit），积分非线性控制在1LSB，确保了高精度转换。有效位数达到14bit，进一步提高了转换的分辨率。 仿真部分，作者利用ADMS（Advanced Design System for Mixed-Signal）软件进行了详细的仿真，包括输入输出特性曲线的分析以及微分非线性和积分非线性的评估。这些仿真结果为设计者提供了宝贵的数据支持，帮助他们根据行为级模型优化晶体管级电路的设计，实现了对同一硬件的高效复用，从而降低成本并提升系统的整体性能。 总结起来，本文的研究成果为设计和实现基于电路复用的两步二阶增量ADC的晶体管级电路提供了一个实用的参考框架，展示了VerilogA行为级建模在高分辨率ADC设计中的重要应用。