TI DS90CR481/482:48位LVDS通道链接串行解串器
5星 · 超过95%的资源 需积分: 0 163 浏览量
更新于2024-06-27
4
收藏 1.64MB PDF 举报
"TI-DS90CR481.pdf 是TI公司的一款48位LVDS串行器,用于减少电缆和连接器的大小,并提高数据传输带宽。该器件支持65-112MHz的输入时钟,提供3.168Gbits/sec到5.376Gbits/sec的带宽。它采用了LVDS(低压差分信号)技术,具有预加重功能以减轻电缆负载效应,可选的直流平衡编码可以减少ISI(intersymbol interference,符号间干扰)引起的失真。此外,DS90CR481/DS90CR482还具备±1LVDS数据比特时间的电缆时序校正功能,允许在长距离传输中保持数据完整性。通过多路复用数据线,可以显著降低电缆数量,例如,从48位宽的数据和时钟信号减少到最少19条导线(8对数据线,1对时钟线和至少1条地线),从而大幅节省成本和空间,同时减少屏蔽需求。"
LVDS(Low Voltage Differential Signaling)串行器是一种高速数据传输接口,它的核心优势在于能够在低电压差分信号中实现高速数据传输,同时保持低功耗和小电磁辐射。DS90CR481和DS90CR482是TI设计的48位LVDS串行器/解串器(SERDES),主要用于需要大量数据并行传输的系统中,如视频显示、数据采集和高速通信系统。
这些器件的最大特点是高带宽,支持65MHz到112MHz的输入时钟频率,这意味着它们能够处理高达3.168Gbps到5.376Gbps的数据速率,这对于需要大量数据快速传输的应用来说至关重要。预加重技术是LVDS串行器中的一个重要特性,它可以补偿电缆的高频损耗,确保信号在长距离传输后仍能保持清晰。
直流平衡编码是DS90CR481/DS90CR482的另一项关键特性,它有助于减少因ISI引起的失真,ISI是由于信号在传输过程中累积的延迟和滤波效应导致相邻符号间的相互影响。通过直流平衡编码,可以减少这种影响,提高数据的传输准确性和系统的整体性能。
电缆时序校正功能允许设备调整接收端的数据采样时间,以补偿可能因电缆长度不一致或环境因素导致的信号延迟差异。这确保了即使在±1LVDS数据比特时间内,数据也能正确无误地被接收。
DS90CR481/DS90CR482串行器通过减少所需的物理连接线数量,降低了系统的复杂性,降低了成本,同时也提高了系统的可靠性和性能。这些特性使得它们成为长距离、高速数据传输应用的理想选择,特别是在那些对尺寸、成本和电磁兼容性有严格要求的场合。
2023-02-08 上传
2023-02-08 上传
2023-02-08 上传
2023-02-08 上传
2022-12-16 上传
2022-12-16 上传
2022-12-16 上传
2023-02-08 上传
不觉明了
- 粉丝: 6443
- 资源: 5764
最新资源
- flexloan:flexloan项目存储库
- innervate:网站innervate.in的源文件
- react-ts-eslint:使用启用了TS和ESLint的create-react-app创建的React应用
- Spider Search-crx插件
- legacy-sal:这是旧版存储库。 请在此处找到维护的sal回购:https:github.comsalopensourcesal
- py_project
- shizihebingwenti.rar_数值算法/人工智能_Visual_C++_
- Convenient Redmine-crx插件
- 【创新创业材料】农业相关可行性报告.rar
- CNN_LSTM_CTC_Tensorflow:使用Tensorflow实现的基于CNN + LSTM + CTC的OCR
- mytcg-f3-plugins:MyTCG-f3插件注册表
- Card Color Titles for Trello-crx插件
- matlab拟合差值代码-dissonant:音乐和弦不和谐模型
- CodesForPlacement
- smithchart.rar_matlab例程_matlab_
- congresstweets:国会每日Twitter输出的数据集