过采样与欠采样策略：SoC芯片测试中的关键技术

本文主要探讨了在IT行业中，特别是在SoC芯片测试中的两种关键策略——过采样和欠采样。过采样策略是通过对信号进行超过其奈奎斯特频率的采样，然后通过数字滤波和抽取操作，降低采样速率以适应测试设备的能力。这种技术的优势在于能提高测试精度，理论上可通过增加过采样率来扩展ADC的有效位数，从而满足更高精度器件的测试需求。例如，一个18 bit的Audio DAC若需要在16 bit Digitizer的限制下进行SNR测试，可通过16倍于奈奎斯特频率的过采样，再进行数值平均，达到18 bit的有效精度。 相比之下，欠采样策略则是用低于奈奎斯特频率的采样率进行信号捕获，这样会产生频谱混叠现象，但通过合理选择欠采样频率，可以分析信号频谱。在两种策略中，欠采样常用于测试基于外差原理工作的器件，或者当测试设备的采样速率不足以满足奈奎斯特采样定理时，通过调整欠采样频率来评估信号特性。定理1提供了选择欠采样频率的公式，确保采样能够真实反映信号的特性。 SoC芯片测试，特别是在射频部分，是无线通信终端设备研发过程中的关键环节。文章着重讨论了SoC芯片测试的两个阶段：特征描述阶段和量产阶段，以及在这两个阶段中采用的不同测试方法，如bench测试（实验室环境下的初步测试）和ATE测试（自动化测试设备，用于大规模生产中的系统级测试）。射频部分的测试因其涉及信号完整性、电磁兼容性和复杂的基带算法，通常面临较大挑战。 本文的中心议题是，如何在现有的软硬件资源限制下，有效地应用过采样和欠采样策略，以优化SoC芯片的测试流程，提高测试效率，同时确保产品质量和上市时间。这包括对测试工具的选择、测试程序的设计以及如何根据设备能力灵活调整采样策略，以克服技术难题，提升整个测试系统的性能和适应性。