90nm CMOS Doherty功率放大器：线性与效率优化

"这篇高质量的学术文章来自IEEE固态电路期刊，发表于2006年6月，作者是Mostafa Elmala、Jeyanandh Paramesh和Krishnamurthy Soumyanath，他们都是IEEE会员。文章介绍了一种90纳米CMOS工艺的Doherty功率放大器设计，该设计特别关注最小化幅度-相位失真(AM-PM distortion)，并优化了载波和峰值放大器的器件尺寸比，以抵消两者之间的相位变化。这种设计结合了Doherty技术的优点，即良好的线性和高效率，适用于具有大峰均功率比（如WLAN和WiMAX）的系统。放大器完全集成在芯片上，包括片上四分之一波长混合耦合器、阻抗变换器和输出匹配网络。实验结果显示，90纳米CMOS原型在3.65GHz频率下，在6dB回退时达到了12.5%的功率附加效率(PAE)，并满足了IEEE 802.11a标准25dB误差矢量幅度(EVM)的线性要求，使用1.55V电源。此外，它还实现了28.9dBm的最大功率输出，39%的PAE，使用1.85V电源。整个有源芯片面积仅为1.2mm²。关键词包括：AM-PM失真、Doherty功率放大器等。" 这篇文章深入探讨了Doherty功率放大器的设计与优化，这是一种广泛应用于无线通信系统的高效功率放大技术。Doherty放大器由两个功率放大器组成，一个是用于处理大部分平均功率的“载波”放大器，另一个是在峰值功率时提供额外增益的“峰值”放大器。通过精细调整这两个放大器的器件尺寸比，可以有效地减少AM-PM失真，这种失真通常会降低信号质量，影响通信系统的性能。 文章提出的90纳米CMOS实现方案，利用了先进的集成电路技术，将关键组件如四分之一波长混合耦合器、阻抗变换器和输出匹配网络集成在同一芯片上，这不仅减小了物理尺寸，还降低了成本和功耗。在3.65GHz的频率下，该放大器在保持高效率的同时，满足了严格的线性要求，这对于支持如IEEE 802.11a这样的无线标准至关重要，该标准要求低的EVM以确保数据传输的准确性。 此外，实验结果证明，该Doherty放大器在不同电源电压下能够提供显著的功率输出和效率，这对于移动设备和其他电池供电的应用来说尤其重要。其小型化的芯片面积进一步提升了其在空间受限的无线通信设备中的应用潜力。 这篇论文对Doherty功率放大器的创新设计和优化提供了深入见解，对于理解和改进无线通信系统中的功率放大器性能具有重要意义。