AD9528 JESD204B时钟发生器数据手册：14路LVDS/HSTL输出

需积分: 20 147 浏览量更新于2024-07-09 收藏 703KB PDF 举报

"AD9528是一款由Analog Devices生产的JESD204B兼容时钟发生器，它具有14路可配置为HSTL或LVDS输出的功能。该器件的主要特点包括： 1. 多输出能力：AD9528支持14个独立输出，可以根据应用需求灵活选择为高速串行传输（HSTL）或低电压差分信号（LVDS）。这对于需要大量同步信号的系统设计来说非常有用。 2. 高频率支持：根据不同输出通道的配置，最大输出频率可达： - 6个输出：1.25 GHz - 8个输出：1 GHz 这些性能得益于集成的电压控制晶体振荡器（VCXO），其启动频率精度非常高，小于±100 parts per million (ppm)，确保了时钟信号的稳定性和一致性。 3. 内置分频器：每个输出通道都配备了一个8位分频器，可以提供精确的时钟频率调整，这对于需要在不同速度下工作的系统十分关键。 4. 精细和粗粒度延迟控制：AD9528提供了两种类型的延迟控制： - 粗延迟：63级步进，每一步对应于RFVCO分频器输出频率周期的一半，且不会引入额外的时钟抖动。 - 精细延迟：15级微调，可以实现更精细化的时钟同步。 5. 文档支持与责任声明：文档是由Analog Devices提供的，虽然信守准确性，但不承担因使用而产生的专利侵权或其他第三方权利问题的责任，并且规格可能随时更新，未经通知。 6. 版权信息：产品由2014年至2020年期间的Analog Devices公司所有，享有版权。技术支持和更多信息可通过官方网站www.analog.com获取。 AD9528是一款高性能、多功能的JESD204B时钟发生器，适用于对时钟同步精度要求高的系统设计，其丰富的特性使得它在数据通信、信号处理等领域有广泛应用潜力。"

AD9528 Data Sheet

Rev. E | Page 12 of 67

Parameter Min Typ Max Unit Test Conditions/Comments

OUT

= 1228.8 MHz, Channel

Divider = 1

117 fs Integrated BW = 200 kHz to 5 MHz

119 fs Integrated BW = 200 kHz to 10 MHz

147 fs Integrated BW = 12 kHz to 20 MHz

155 fs Integrated BW = 10 kHz to 100 MHz

164 fs Integrated BW = 1 kHz to 100 MHz

83 fs Integrated BW = 1 MHz to 100 MHz

CLOCK OUTPUT ADDITIVE TIME JITTER (BUFFER MODE)

Table 14.

Parameter Min Typ Max Unit Test Conditions/Comments

OUTPUT ADDITIVE RMS TIME JITTER

Application examples are based on typical performance (see

Table 2) using an external 122.88 MHz source driving VCXO

inputs (distribution section only, does not include PLL and

VCO)

Buffer Mode

HSTL Output 66 fs Integrated BW = 200 kHz to 5 MHz

OUT

= 122.88 MHz 81 fs Integrated BW = 200 kHz to 10 MHz

112 fs Integrated BW = 12 kHz to 20 MHz

145 fs Integrated BW = 10 kHz to 40 MHz

146 fs Integrated BW = 1 kHz to 40 MHz

132 fs Integrated BW = 1 MHz to 40 MHz

LVDS Output 79 fs Integrated BW = 200 kHz to 5 MHz

OUT

= 122.88 MHz 101 fs Integrated BW = 200 kHz to 10 MHz

140 fs Integrated BW = 12 kHz to 20 MHz

187 fs Integrated BW = 10 kHz to 40 MHz

189 fs Integrated BW = 1 kHz to 40 MHz

176 fs Integrated BW = 1 MHz to 40 MHz

LOGIC INPUT PINS—RESET, REF_SEL, AND SYSREF_REQ

Table 15.

Parameter Min Typ Max Unit Test Conditions/Comments

VOLTAGE

Input High 1.3 V

Input Low 0.6 V

INPUT LOW CURRENT 13 14 µA

CAPACITANCE 4 pF

RESET TIMING

Pulse Width Low 1.0 ns

Inactive to Start of Register

Programming

2.5 ns

STATUS OUTPUT PINS—STATUS0 AND STATUS1

Table 16.

Parameter Min Typ Max Unit Test Conditions/Comments

OUTPUT VOLTAGE

High 3 V

Low 0.02 V

剩余66页未读，继续阅读

weixin_41918161

粉丝: 0
资源: 1

AD9528 JESD204B时钟发生器数据手册：14路LVDS/HSTL输出

AD9258配置程序,ad9528配置步骤,Verilog

ADI推出AD9528 JESD204B时脉和SYSREF产生器

ADI推出AD9528 JESD204B时钟和SYSREF发生器

axi_jesd204b.rar_Jesd204B ADI_jesd vivado adc_jesd204b_带axi接口的ad

AD9250 204b Verilog源码_jesd204b_204b_AD9250verilog_

JESD204B Survival Guide-JESD204B应用指南英文版

JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明

使用JESD204B接口的AD9144参数设定.docx

Synchronizing-Multiple-ADCs-Using-JESD204B_cn.pdf

JESD204B协议中的时钟关系说明详解.docx

最新资源