SOI与体硅MOSFET非准静态效应对比分析

"本文对比分析了全耗尽SOI（FDSOI）、部分耗尽SOI（PDSOI）和体硅（Bulk）NMOSFET在大信号操作下的非准静态效应，探讨了这种效应的内在原因并提出了量化表征方法。研究发现，体硅器件的非准静态效应最为显著，其次是PDSOI，FDSOI的非准静态效应最弱。通过调整器件结构参数，如缩短沟道长度、降低沟道掺杂浓度、减小硅膜厚度和栅氧厚度、增加埋氧层厚度，可以有效减弱SOI射频MOSFET的非准静态效应。" 在微电子学领域，非准静态效应是影响MOSFET性能的关键因素之一，特别是在射频应用中。非准静态效应是指在大信号操作条件下，器件的电流响应不能简单地通过静态特性来描述，它涉及到动态过程中的电荷存储和瞬态响应。本文深入研究了全耗尽和部分耗尽SOI以及体硅MOSFET的这一现象。 全耗尽SOI（FDSOI）器件由于其特殊的结构，即源漏区完全被绝缘层包围，使得电荷存储效应相对较弱，因此非准静态效应较轻。而部分耗尽SOI（PDSOI）和体硅NMOSFET在大信号操作时，由于电荷存储和反型现象更为明显，非准静态效应更为突出。 研究指出，沟道源端和漏端的反型时间和反型程度差异是导致非准静态效应的主要原因。沟道中的电荷积累和释放速度以及反型层的形成和消失直接影响了器件的动态响应。为了更深入理解这一效应，作者提出了“临界升压时间”的概念，这是一个用来定量描述非准静态效应的新指标，有助于进一步探究器件结构参数对非准静态效应的影响规律。 通过优化设计，如减小沟道长度以减少电荷存储区域，降低沟道掺杂浓度以减少反型层的形成，减小硅膜和栅氧厚度以降低电荷迁移率，以及增加埋氧层厚度以隔离源漏区，可以有效地减轻SOI射频MOSFET的非准静态效应，从而提升器件的射频性能。 该研究为优化SOI和体硅MOSFET的性能提供了理论依据，对于射频集成电路的设计具有重要的指导意义。通过控制和减弱非准静态效应，可以提高MOSFET在高速、高频应用中的工作效率和稳定性。