防御零值功耗攻击的AES SubByte模块设计与VLSI实现

"这篇论文探讨了针对AES加密标准的零值功耗攻击，并提出了防御这种攻击的AESSubByte模块的设计及其VLSI实现。通过分析GF(256)域内的逆运算算法，设计了一种加法性屏蔽求逆算法，以减少电路开销并提升工作效率。该设计在保持对所有中间数据进行加法性屏蔽编码的同时，优化了SubByte模块的最高工作频率和面积，增强了AES的安全性。" 这篇论文主要关注的是高级加密标准（AES）在硬件实现中的安全问题，特别是针对零值功耗攻击的防御策略。零值功耗攻击是一种侧信道攻击，它利用加密设备在执行AES操作时产生的能量消耗模式来推断出密钥信息。这种攻击方式依赖于电路在处理零值数据时的特定功耗特征。 为了应对这一威胁，论文作者提出了一种新的AESSubByte模块设计。SubByte是AES算法中的一个核心组件，负责对字节进行非线性变换。传统的SubByte模块可能在处理零值时泄露敏感信息，而新设计则通过改进GF(256)域内的求逆算法来解决这个问题。作者采用了关键模块复用的方法，提出了加法性屏蔽求逆算法，旨在降低处理数据与密钥之间的相关性。 在新算法的基础上，他们构建了一个SubByte模块的新结构，能够同时对所有中间数据进行加法性屏蔽编码，以混淆潜在的攻击者。这一设计不仅提高了安全性，还带来了硬件效率的提升，包括更高的工作频率和更小的芯片面积。 此外，论文还对比了新设计与传统SubByte模块的性能，结果显示新设计在最高工作频率和面积方面都有显著优化。这表明，新方法不仅提供了更强的抗零值功耗攻击能力，还在硬件实现上更具优势，为AES的安全硬件实现提供了有价值的参考。 这篇论文为AES加密的硬件安全提供了一种创新的解决方案，特别是在防止零值功耗攻击方面，它通过改进的SubByte模块设计和加法性屏蔽技术，提升了加密系统的安全性与效率。这对于硬件加密设备的设计者和安全研究人员来说，是一份重要的参考资料。