双拓扑高层仿真平台提升片上网络性能评估效率

本文研究的焦点在于构建一种支持双拓扑结构的高级仿真平台，旨在提升片上网络（NoC）的性能评估效率，这对于系统芯片的设计和开发具有重要意义。NoC是现代集成电路中不可或缺的一部分，负责连接处理器核心和外部设备，其性能直接影响到整个系统的性能。 在传统的NoC仿真器中，往往只支持单一的网格拓扑结构，这意味着在设计和测试复杂网络架构时可能面临局限。本文提出的新颖仿真平台突破了这一限制，它不仅支持网格拓扑，还引入了环形拓扑，这种灵活性使得设计师能够更好地模拟实际硬件中的多种网络配置，从而更准确地预测和优化NoC的行为。 此外，该平台还着重于支持虚通道扩展的路由器结构，这是一种能够动态分配和管理数据流量的关键组件。通过这种方式，仿真器能够实时计算网络的延迟、吞吐量和功耗等关键性能指标，这些信息对于设计师来说是至关重要的，因为他们可以根据这些数据调整和优化网络设计，确保芯片的效能和能耗达到最优。 作者团队由多个领域的专家组成，包括来自浙江大学和比利时哈撒尔特大学的研究人员，他们的专业背景涵盖了MPSoC体系结构、片上网络、超大规模集成电路设计以及数字媒体技术，这为研究工作的深度和广度提供了坚实的基础。 实验结果显示，新平台的准确性得到了验证，能有效模拟NoC的实际功能，并在短时间内提供详尽的性能评估结果。这对于NoC设计者来说无疑是一个强大的工具，它显著减少了开发周期，提高了设计验证的效率，从而推动了整个集成电路行业的技术创新。 总结来说，这篇论文提出了一种高度先进且高效的NoC性能评估平台，通过支持双拓扑结构和虚拟通道扩展，实现了对复杂网络设计的深入仿真，对于提高芯片设计的效率和精度具有显著贡献。在未来，随着集成电路设计的复杂度持续增长，这样的仿真平台将扮演越来越重要的角色。