![](https://csdnimg.cn/release/download_crawler_static/33163303/bg7.jpg)
- 7 -
• 微控制器 A
主机 接收器 从微控制器 B 从机 发送器 接收数据
• 微控制器 A 终止传输
甚至在这种情况下
主机 微控制器 A 也产生定时而且终止传输
连接多于一个微控制器到 I
2
C 总线的可能性意味着超过一个主机可以同时尝试初始化传输数据 为了
避免由此产生混乱
发展出一个仲裁过程 它依靠线与连接所有 I
2
C 总线接口到 I
2
C 总线
如果两个或多个主机尝试发送信息到总线
在其他主机都产生 0 的情况下 首先产生一个 1 的
主机将丢失仲裁
仲裁时的时钟信号是用线与连接到 SCL 线的主机产生的时钟的同步结合 关于仲裁的更
详细信息请参考第 8 章
SD A
SCL
MICRO -
CONTROLLER
A
STATIC
RAM OR
EEPROM
LCD
DRIVER
GATE
ARRAY
ADC
MICRO -
CONTROLLER
B
图 2 使用两个微控制器的 I
2
C 总线配置举例
在 I
2
C 总线上产生时钟信号通常是主机器件的责任 当在总线上传输数据时 每个主机产生自己的时
钟信号
主机发出的总线时钟信号只有在以下的情况才能被改变 慢速的从机器件控制时钟线并延长时钟
信号
或者在发生仲裁时被另一个主机改变
5
总体特征
SDA 和 SCL 都是双向线路 都通过一个电流源或上拉电阻连接到正的电源电压 见图 3 当总线空
闲时
这两条线路都是高电平 连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功
能
I
2
C 总线上数据的传输速率在标准模式下可达 100kbit/s 在快速模式下可达 400kbit/s 在高速模式下
可达 3.4Mbit/s
连接到总线的接口数量只由总线电容是 400pF 的限制决定 关于高速模式主机器件的信息
请参考第 13 章
6
位传输
由于连接到 I
2
C 总线的器件有不同种类的工艺 CMOS NMOS 双极性 逻辑 0 低 和 1
高 的电平不是固定的 它由 V
DD
的相关电平决定 见第 15 章的电气规范 每传输一个数据位就产生
一个时钟脉冲
6.1
数据的有效性
SDA 线上的数据必须在时钟的高电平周期保持稳定
数据线的高或低电平状态只有在 SCL 线的时钟
信号是低电平时才能改变
见图 4