数字电子技术课程设计：反应计时器

"该资源是一份关于2021-2022学年第二学期《数字电子技术B》课程设计报告，课题是制作反应计时器。报告由吴巡、付佳豪和谭英杰三位同学共同完成，涵盖了设计任务、小组分工和方案与电路设计等内容。" 在此次课程设计中，反应计时器的设计任务主要包括以下几个关键知识点： 1. **系统组成**：设计的计时器包含一个LED指示灯，用于视觉刺激；一个clear键重置系统；一个start键启动计时；stop键用于暂停计时并记录反应时间。此外，还包括七段数码管用于显示时间，以及存储模块记录测试结果。 2. **工作流程**：当clear键被按下，系统初始化，LED熄灭，数码管显示初始值。按下start键后，LED关闭，经过固定或随机间隔后LED亮起，计时器开始计数。被测试者看到LED亮起后，按下stop键，数码管显示的数值即为反应时间。若在LED亮起前按下stop键，则视为犯规。 3. **计时机制**：计时器以1ms为单位递增，最大计时999ms。若未按下stop键，计时器将在999ms后停止。系统还能存储至少10组测试结果，并能显示最长和最短反应时间。 4. **设计挑战与解决方案**：小组最初计划使用状态机设计，但由于在实际试验中遇到问题，如状态锁死现象，他们改用了Verilog的层次化文件设计，将系统分解为计时模块、LED灯模块、存储器模块和译码器模块，通过使能信号和数据例化传递实现各模块间的交互。 5. **小组分工**：吴巡负责总体方案设计，寄存器模块编程和报告撰写；谭英杰负责电路调试和具体功能模块；付佳豪负责LED灯控制模块和译码器模块。 6. **扩展功能**：除了基本功能外，设计还鼓励学生自行设计其他扩展功能，这可能包括更复杂的数据显示，多用户模式，或者统计分析功能等。 这个设计项目不仅锻炼了学生们的硬件电路设计能力，还提升了他们的Verilog编程技能和团队协作精神，同时涉及到数字逻辑、嵌入式系统和人机交互等多个领域的知识。