CPU设计详解：8位指令集与寄存器解析

"该文档是关于计算机组成原理中的CPU设计说明，主要涵盖了CPU的基本结构、指令集、寄存器以及取指令的过程，并涉及到简单的状态图分析。" 在计算机组成原理中，CPU（中央处理器）是计算机的核心部件，负责执行指令和控制计算过程。在这个设计说明中，CPU的主要关注点在于其字长、寻址范围以及指令集。 CPU的字长被定义为8位，这意味着它可以处理的数据宽度为8位，数据表示范围从00000000到11111111。寻址范围为64个字节，这是通过2的6次方计算得出的，因为地址线有6位（A[5…0]），能够表示64个不同的地址。 在ISA（指令集架构）部分，文档提到了程序员可访问的寄存器，其中AC（累加器）是一个8位寄存器，用于存储计算过程中的中间结果。此外，CPU的指令集包括4条基本指令：COM（取反）、JREL（相对跳转）、OR（按位或）和SUB1（减一并减）。每条指令都有对应的操作码，例如COM的指令码为00XXXXXX，而JREL的指令码为01XXXXXX。 文档还提到了其他关键寄存器，包括： 1. AR（地址寄存器）：6位，用于存储内存地址，由A[5…0]提供。 2. PC（程序计数器）：6位，保存当前要执行的下一条指令的地址，每次执行完一条指令后，PC会自动加1，指向下一个地址。 3. DR（数据寄存器）：8位，用于接收从内存中读取的指令和数据。 4. IR（指令寄存器）：2位，存储从内存中取出的指令的操作码。 CPU取指令的过程分为三个阶段： 1. FETCH1：程序计数器（PC）的内容复制到地址寄存器（AR），以便定位要取的指令地址。 2. FETCH2：CPU发出READ信号，内存将指令发送到D[7…0]，然后数据被加载到数据寄存器（DR），同时PC加1，准备取下一条指令的地址。 3. FETCH3：指令寄存器（IR）的高2位由DR的高2位填充，确定指令类型；地址寄存器（AR）的6位由DR的低6位填充，根据指令类型的不同，可能是下一个操作数的地址或者是PC的值。 在CPU执行指令时，它需要进行译码，识别出操作码以确定接下来要执行的操作。对于不同的指令，如COM和JREL，它们可能不需要再次访问内存，而OR和SUB1指令则可能需要使用地址寄存器中的地址来获取额外的操作数。 这个CPU设计说明文档为理解计算机内部的指令处理流程提供了基础，同时也展示了CPU如何通过有限的硬件资源执行复杂计算任务的机制。