VLSI测试方法学与可测性设计-存储器测试算法比较

"这篇资料主要讨论了VLSI测试方法学和可测性设计，着重介绍了不同存储器测试算法的故障覆盖率比较。" 在VLSI（超大规模集成电路）领域，测试方法学和可测性设计是确保芯片质量和可靠性的重要环节。存储器测试是其中的关键部分，因为它直接影响到整个系统的稳定性和性能。文章通过表格和图表展示了多种存储器测试算法，如MSCAN、GALPAT、Marching 0/1、GALDIA、GALCOL、March A、March B、March C以及Checker等，并对比了它们的复杂度和故障覆盖率。 表11.1列出了这些测试算法的复杂程度，其中复杂程度通常由所需测试向量的数量（如22(2)+N）表示，N代表与存储器大小相关的项。而图11.12则直观地展示了不同测试算法对故障的覆盖范围，从40%到100%，涵盖了从简单的Zero-one到更复杂的MATS+等算法。 例如，MSCAN测试算法虽然复杂度相对较低，但在故障检测上可能不全面。GALPAT和GALDIA在复杂度增加的同时，提供了更广泛的故障检测能力。March系列的算法（如March A、B、C等）在复杂度和故障覆盖率之间有不同程度的平衡。Checker算法虽然复杂度较高，但能检测到更多的故障。 此外，内容还提及了IDDQ测试（电流差分检测）、随机和伪随机测试原理，这些都是现代VLSI测试中的常用技术。IDDQ测试允许通过测量静态功耗来检测故障，而随机和伪随机测试则利用随机或看似随机的测试序列来探测潜在问题。 可测性设计（DFT，Design for Testability）是VLSI设计的一个关键方面，它包括扫描设计、边界扫描、数据压缩结构和内建自测试（BIST）等技术。这些设计策略使得在芯片制造后能够更有效地进行测试，从而降低成本并提高产品质量。 本书适合集成电路设计、制造、测试和应用领域的专业人士，以及高等院校相关专业的高年级学生和研究生阅读。它不仅提供了理论知识，还为实际操作提供了指导，帮助读者理解和实施有效的VLSI测试策略。