AURIX™ TC21x/TC22x/TC23x 家族32位单芯片微控制器用户手册

5星 · 超过95%的资源需积分: 50 122 浏览量更新于2024-07-16 收藏 16.48MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

"Infineon-TC21x-TC22x-TC23x-UM-v01_01-EN.pdf - Infineon TC23x用户手册，详细介绍了Infineon AURIX架构的32位单片机TC21x/TC22x/TC23x系列，内容涵盖2014年12月的更新版。" Infineon的TC21x、TC22x和TC23x系列是基于AURIX架构的高性能32位单片机，专为满足各种工业和汽车应用的需求而设计。这些微控制器以其强大的TriCore处理器内核为基础，提供了卓越的计算能力和高效的能源管理。 AURIX架构是英飞凌的创新成果，它结合了三个处理单元（TriCore）在一个单一的芯片上，集成了高级的实时性能和安全性。这种多核设计允许并行执行任务，提高了系统的响应速度和效率，特别适合需要复杂控制算法和实时处理的领域，如汽车电子系统、工业自动化和能源管理。 TC23x家族的微控制器具有以下关键特性： 1. **32位TriCore处理器**：每个核心都具备独立的硬件中断处理能力，可以实现高效的任务调度和错误处理。 2. **高集成度**：集成多种外设，包括ADCs、CAN/LIN接口、以太网、USB、SPI、I2C等，减少了外部组件的需求，降低了系统成本。 3. **安全功能**：内置硬件安全模块，支持加密算法和安全通信，确保数据保护和系统安全。 4. **广泛的内存选项**：提供不同容量的闪存和SRAM，以适应不同的存储需求。 5. **电源管理**：优化的电源管理单元，支持低功耗模式，适用于电池供电或能量收集的应用。用户手册详细阐述了这些微控制器的硬件和软件接口、开发工具、编程模型以及应用实例。对于开发者来说，这是一个全面的参考资料，帮助他们理解和使用这些微控制器进行产品设计。手册还包含了重要的警告信息，提醒用户注意潜在的技术要求和组件可能含有的有害物质，以及如何获取更多信息和支持。总体而言，Infineon TC23x系列微控制器凭借其先进的AURIX架构和丰富的功能集，为开发者提供了强大的平台，以应对不断增长的嵌入式系统复杂性和安全性挑战。用户手册是开发过程中不可或缺的工具，能确保用户充分利用这些微控制器的潜力。

资源详情

资源推荐

TC21x/TC22x/TC23x Family

Table of Contents

User’s Manual L-7 V1.1, 2014-12

8.3.1.5 External Supply Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-133

8.3.1.6 Components and Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-133

8.3.1.7 Voltage Monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-134

8.3.1.8 Sequence during Power-up and Power-down . . . . . . . . . . . . . . 8-138

8.3.1.9 EVR Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-142

8.3.2 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-160

8.3.2.1 Power Management Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-160

8.3.2.2 Idle Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-163

8.3.2.3 Sleep Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-165

8.3.2.4 Standby Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-166

8.3.2.5 Wake-up Timer (WUT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-170

8.3.2.6 Power Management Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 8-173

8.3.3 Power Management Register Address . . . . . . . . . . . . . . . . . . . . . . 8-188

8.3.4 PMC Kernel Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-188

8.4 System Control Unit (SCU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-191

8.4.1 External Request Unit (ERU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-192

8.4.1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-192

8.4.1.2 ERU Input Pin Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-195

8.4.1.3 External Request Selecter Unit (ERS) . . . . . . . . . . . . . . . . . . . . . 8-196

8.4.1.4 Event Trigger Logic (ETL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-196

8.4.1.5 Connecting Matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-198

8.4.1.6 Output Gating Unit (OGU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-200

8.4.1.7 ERU Output Pin Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-204

8.4.1.8 External Request Unit Registers . . . . . . . . . . . . . . . . . . . . . . . . . 8-205

8.4.2 Lockstep CPU Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-215

8.4.2.1 Logic Monitor Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . 8-216

8.4.3 Die Temperature Measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-221

8.4.3.1 Die Temperature Sensor Register . . . . . . . . . . . . . . . . . . . . . . . . 8-222

8.4.4 Watchdog Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-227

8.4.4.1 Watchdog Timers Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-227

8.4.4.2 Features of the Watchdog Timers . . . . . . . . . . . . . . . . . . . . . . . . 8-229

8.4.4.3 The Endinit Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-229

8.4.4.4 Timer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-236

8.4.4.5 Watchdog Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-240

8.4.5 Emergency Stop Output Control . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-257

8.4.5.1 Port Triggered Emergency Stop . . . . . . . . . . . . . . . . . . . . . . . . . 8-257

8.4.5.2 SMU Event Triggered Emergency Stop . . . . . . . . . . . . . . . . . . . . 8-258

8.4.5.3 Emergency Stop Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-259

8.4.6 LBIST Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-261

8.4.6.1 LBIST Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-261

8.4.7 Global Overlay Controls . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-265

8.4.7.1 Global Overlay Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-266

8.4.8 Miscellaneous System Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-271

TC21x/TC22x/TC23x Family

Table of Contents

User’s Manual L-8 V1.1, 2014-12

8.4.8.1 System Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-271

8.4.8.2 Identification Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-273

8.4.8.3 SCU Access Restriction Registers . . . . . . . . . . . . . . . . . . . . . . . 8-277

8.4.9 SCU Register Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-279

8.4.10 SCU Kernel Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-279

9 Memory Test Unit (MTU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1

9.1 Memory Content Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1

9.1.1 Non-Security Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1

9.1.2 Security Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2

9.2 Safety Notifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2

9.3 Memory Test Unit (MTU) Kernel Registers . . . . . . . . . . . . . . . . . . . . . . . 9-2

9.3.1 Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3

9.3.2 MTU Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13

9.4 Memory Controllers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-15

9.4.1 Control and Status Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16

9.4.1.1 Direct CPU Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16

9.4.2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17

9.4.2.1 MBIST/ECC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17

9.4.3 Safety Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-36

9.4.4 Operation Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-39

9.4.4.1 Starting a Memory Test Sequence (example) . . . . . . . . . . . . . . . . 9-39

9.4.4.2 Getting Detailed Memory Test Results . . . . . . . . . . . . . . . . . . . . . 9-39

9.4.4.3 Dumping Fail Bitmap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-39

9.4.4.4 Filling a Memory with Defined Contents . . . . . . . . . . . . . . . . . . . . 9-40

9.4.4.5 Reading a Single Memory Location . . . . . . . . . . . . . . . . . . . . . . . . 9-40

9.4.4.6 Writing to a Single Memory Location . . . . . . . . . . . . . . . . . . . . . . . 9-41

9.4.5 Memory Controller Register Addresses . . . . . . . . . . . . . . . . . . . . . . . 9-42

9.4.6 Memory Controller Register Overview . . . . . . . . . . . . . . . . . . . . . . . . 9-45

9.5 ECC Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-46

9.5.1 ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-46

9.5.1.1 ECC Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-46

9.5.2 Address Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-61

9.6 Implementation Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-61

9.6.1 Memory Control Register Implementation . . . . . . . . . . . . . . . . . . . . . 9-61

9.6.1.1 MEMTEST Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-62

9.6.1.2 MEMMAP Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-67

9.6.1.3 MEMSTAT Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-69

9.6.1.4 Memory Controller Instances . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-72

10 Safety Management Unit (SMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1

10.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1

10.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3

10.3 Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5

TC21x/TC22x/TC23x Family

Table of Contents

User’s Manual L-9 V1.1, 2014-12

10.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6

10.4.1 Reset Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6

10.4.2 Interfaces Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8

10.4.2.1 Interfaces to SCU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8

10.4.2.2 Interfaces to the Interrupt Router . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8

10.4.2.3 Interface to the Ports (Error Pin) . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8

10.4.2.4 Interface to the Safety Flip-Flop Safety Mechanism . . . . . . . . . . 10-12

10.4.3 SMU Integration Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-13

10.4.4 Alarm Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-14

10.4.4.1 Pre-alarm Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-14

10.4.4.2 Pre-alarm Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-14

10.4.4.3 Non-compliant Alarms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-22

10.4.4.4 Internal SMU Alarms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-23

10.4.4.5 Alarm Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-24

10.4.5 Alarm Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-41

10.4.5.1 Alarm protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-41

10.4.5.2 Alarm Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-41

10.4.5.3 Alarm operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-43

10.4.5.4 Alarm Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-44

10.4.5.5 Alarm Debug Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-44

10.4.5.6 Port Emergency Stop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-45

10.4.5.7 Recovery Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-45

10.4.5.8 Watchdog Alarms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-46

10.4.6 SMU Control Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-48

10.4.7 SMU state machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-50

10.4.8 Fault Signaling Protocol (FSP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-52

10.4.8.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-52

10.4.8.2 Bi-stable fault signaling protocol . . . . . . . . . . . . . . . . . . . . . . . . . 10-54

10.4.8.3 Time switching protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-55

10.4.8.4 FSP Fault State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-56

10.4.8.5 FSP and SMU START State . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-57

10.4.9 OCDS Trigger Bus (OTGB) Interface . . . . . . . . . . . . . . . . . . . . . . . 10-58

10.4.10 Register Properties . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-59

10.4.10.1 Register Write Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-59

10.4.10.2 Safety Flip-Flops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-60

10.5 SMU Module Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-62

10.5.1 System Registers description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-68

10.5.2 SMU Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-79

10.5.3 SMU Alarm Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . 10-97

10.5.4 SMU Alarm Configuration Registers (Fault Signaling Protocol) . . 10-108

10.5.5 SMU Alarm Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-115

10.5.6 SMU Alarm Debug Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-116

10.5.7 SMU Special Safety Registers: Register Monitor . . . . . . . . . . . . . 10-117

TC21x/TC22x/TC23x Family

Table of Contents

User’s Manual L-10 V1.1, 2014-12

11 Program Memory Unit (PMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1

11.1 Generic Feature List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1

11.2 PMU Configuration of TC21x/TC22x/TC23x . . . . . . . . . . . . . . . . . . . . . 11-2

11.2.1 Features of the BootROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4

11.2.2 Features of the Program and Data Flash . . . . . . . . . . . . . . . . . . . . . 11-4

11.2.2.1 Program Flash Features: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4

11.2.2.2 Data Flash Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5

11.3 BootROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-6

11.4 Tuning Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-6

11.5 Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-7

11.5.1 Definition of Terms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-7

11.5.2 Flash Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8

11.5.2.1 PFlash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8

11.5.2.2 DFlash of PMU0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-10

11.5.3 Flash Read Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-11

11.5.3.1 Read Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12

11.5.3.2 DFlash, BootROM Read Port . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-13

11.5.3.3 Configuring Flash Wait Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-13

11.5.3.4 Requested DFlash Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-14

11.5.4 Flash Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-14

11.5.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-15

11.5.4.2 Command Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-15

11.5.4.3 HSM Command Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-16

11.5.4.4 Command Sequence Definitions . . . . . . . . . . . . . . . . . . . . . . . . . 11-16

11.5.4.5 Operation Suspend and Resume . . . . . . . . . . . . . . . . . . . . . . . . 11-23

11.5.4.6 Programming Voltage Selection . . . . . . . . . . . . . . . . . . . . . . . . . 11-24

11.5.5 Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-24

11.5.5.1 Master Specific Access Control . . . . . . . . . . . . . . . . . . . . . . . . . . 11-26

11.5.5.2 Register Access Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-26

11.5.5.3 Effective Flash Read Protection . . . . . . . . . . . . . . . . . . . . . . . . . 11-26

11.5.5.4 Effective Flash Write Protection . . . . . . . . . . . . . . . . . . . . . . . . . . 11-27

11.5.5.5 Configuring Protection in the UCB . . . . . . . . . . . . . . . . . . . . . . . . 11-28

11.5.5.6 System Wide Effects of Flash Protection . . . . . . . . . . . . . . . . . . . 11-36

11.5.6 Data Integrity and Safety . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38

11.5.6.1 SRI ECC (Safe Fetch Path) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38

11.5.6.2 Flash ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38

11.5.6.3 Margin Checks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-41

11.5.6.4 PMU and Flash Register Supervision . . . . . . . . . . . . . . . . . . . . . 11-41

11.5.7 Interrupts and Traps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-41

11.5.8 Reset and Startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-42

11.5.9 Power Reduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-43

11.6 Signaling to the Safety Management Unit (SMU) . . . . . . . . . . . . . . . . 11-43

11.7 Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-45

TC21x/TC22x/TC23x Family

Table of Contents

User’s Manual L-11 V1.1, 2014-12

11.7.1 PMU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-45

11.7.1.1 PMU Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-46

11.7.2 Flash Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-48

11.7.2.1 Master Specific Access Control . . . . . . . . . . . . . . . . . . . . . . . . . . 11-51

11.7.2.2 Flash Identification Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-52

11.7.2.3 Flash Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-53

11.7.2.4 Flash Configuration Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-60

11.7.2.5 Flash Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-63

11.7.2.6 Protection Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-67

11.7.2.7 Flash Read Buffer Configuration . . . . . . . . . . . . . . . . . . . . . . . . . 11-80

11.7.2.8 Requested Read Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-80

11.7.2.9 Flash ECC Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-83

11.7.2.10 HSM Command Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-86

11.7.2.11 HSM Requested Read Interface . . . . . . . . . . . . . . . . . . . . . . . . . 11-91

11.7.2.12 Margin Check Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-95

11.7.2.13 Corrected Bits Address Buffer (CBAB) . . . . . . . . . . . . . . . . . . . . 11-98

11.7.2.14 Uncorrectable Bits Address Buffer (UBAB) . . . . . . . . . . . . . . . . 11-101

11.7.2.15 Direct Flash Communication . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-103

11.8 Application Hints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-106

11.8.1 Changes with Respect to Audo Families Audo-NG/F/S/Max . . . . . 11-106

11.8.2 Performing Flash Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-107

11.8.3 EEPROM Emulation With DFlash . . . . . . . . . . . . . . . . . . . . . . . . . 11-109

11.8.3.1 Robust EEPROM Emulation . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-110

11.8.4 Handling Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-111

11.8.4.1 Handling Errors During Operation . . . . . . . . . . . . . . . . . . . . . . . 11-111

11.8.4.2 Handling Errors During Startup . . . . . . . . . . . . . . . . . . . . . . . . . 11-115

11.8.5 Resets During Flash Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-115

11.8.5.1 General Advice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-116

11.8.5.2 Advice for EEPROM Emulation . . . . . . . . . . . . . . . . . . . . . . . . . 11-116

11.8.6 ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-117

11.8.7 Startup Tests of ECC Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-118

11.8.7.1 Testing ECC Alarms and Error Flags . . . . . . . . . . . . . . . . . . . . 11-118

11.8.7.2 Testing the “ECC Monitor” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-119

11.8.7.3 Testing the SMU Alarm of the “ECC Monitor” . . . . . . . . . . . . . . 11-120

11.8.7.4 Testing the “EDC Comparator” . . . . . . . . . . . . . . . . . . . . . . . . . 11-120

11.8.7.5 General Advice for Startup Tests . . . . . . . . . . . . . . . . . . . . . . . . 11-120

12 Local Memory Unit (LMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1

12.1 Feature List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1

12.2 Local Memory (LMU SRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2

12.2.1 LMU SRAM Read Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2

12.3 Memory Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3

12.4 FFT Accelerator Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4

剩余3434页未读，继续阅读

cc_huo

粉丝: 1
资源: 4

AURIX™ TC21x/TC22x/TC23x 家族32位单芯片微控制器用户手册

TC23x_DS_v1.1.pdf

Infineon-TC27xUserManualT-C290:TC297:TC298-V2.2-1/3.pdf

Infineon-tc27xD_um_v2.2-UM-v02_02-EN.pdf

tc23x_tc22x_um

clc; clear; f = [1,1,1,1,1]; A = [-59, 0, -32, -33, -34;0, -47, -22, -21, -20]; b = [-774, -1632]; lb = [0, 0, 0]; intcon = [1, 2, 3, 4, 5]; [x, maxM] = intlinprog(f,intcon, A, b,[], [], lb);

pycham根据泰勒公式求limx→0((sinx-xcosx)÷sinm³x)

DMC-1842 GALIL

设有一元多项式Am(x)和Bn(X)，编程实现多项式Am(x)和Bn(x)的加法、减法和乘法运算。其中多项式描述为： Am(x)=A0+A1x1+A2x2+A3x3+….+Amxm； Bn(x)=B0+B1x1+B2x2+B3x3+….+Bnxn。

5、设有多项式a(x)=9+8x+9x4+5x10 b(x)=-2x+22x7-5x10 （1）用单链表给出a(x)、b(x)的存储表示； （2）设c (x)=a(x)+b(x)，求得c(x)并用单链表给出其存储表示。

设有一元多项式Am(x)和Bn(X),编程实现多项式Am(x)和Bn(x)的加法、减法和乘法运算。其中多项式描述为: Am(x)=A0+A1x1+A2x2+A3x3+….+Amxm; Bn(x)=B0+B1x1+B2x2+B3x3+….+Bnxn。

已知用单链表表示一元多项式各项的定义如下： typedef struct PNode { float coef; //系数 int expn; //指数 struct PNode *next; //指针域 }PNode,*Polynomial; 请补充完成A(x) =7-3x+6x7-5x9和B(x)=3x+22x70-9x2020的结构形式。

bga22x22_p065

设计一个简单一元多项式计算器

u8g2库英文字体都有哪些

如何让dcgan输入大小为11*11 通道数为1 的灰度图，生成和原始图像一样大小的8-bit color

maxf(x1,x2,x3)=x12−2x1x2+2x22−4x1−12x2+x33 s . t . 24+8+ 2 8= 2 2x12+x2≤3x3+2 2x12+5x22+8x32=4 x₁≤8,x₂≤4,x₃≤1

1-3 如何求两个线性方程组的公共解？可通过举一个简单的例子说明；

Python多项式乘法 >>>(x^3+2x^2+3x+4)×(x^3+4x^2+9x+16)

最新资源

5、设有多项式a(x)=9+8x+9x4+5x10 b(x)=-2x+22x7-5x10 （1）用单链表给出a(x)、b(x)的存储表示；（2）设c (x)=a(x)+b(x)，求得c(x)并用单链表给出其存储表示。

已知用单链表表示一元多项式各项的定义如下： typedef struct PNode { float coef; //系数 int expn; //指数 struct PNode next; //指针域 }PNode,Polynomial; 请补充完成A(x) =7-3x+6x7-5x9和B(x)=3x+22x70-9x2020的结构形式。