电源完整性仿真电源完整性仿真,对设计做出决定性优化对设计做出决定性优化
为PCB(印刷电路板)上的芯片提供电能不再是一种简单的工作。过去,通过细走线将IC连接到电源和地就行了,
这些走线占不了多少空间。当芯片速度升高时,就要用低阻抗电源为它们供电,如用PCB上的一个电源层。有
时候,只需要用四层电路板上的一个电源层和一个地层,就可以解决大多数电源完整性问题。除了电源层以
外,还可以为每只IC去耦,以解决设计中繁琐的电源问题。 不过,现在的PCB空间(还有成本与你的日程)都很
紧张,这些问题也带来了对电源的影响。Mentor Graphics公司的仿真与模拟系列产品总监Dave Kohlmeier
称:“消费设备与便携设备都在为节省成本而使用更少的PCB层,
为PCB(印刷电路板)上的芯片提供电能不再是一种简单的工作。过去,通过细走线将IC连接到电源和地就行了,这些走线
占不了多少空间。当芯片速度升高时,就要用低阻抗电源为它们供电,如用PCB上的一个电源层。有时候,只需要用四层电
路板上的一个电源层和一个地层,就可以解决大多数电源完整性问题。除了电源层以外,还可以为每只IC去耦,以解决设计中
繁琐的电源问题。
不过,现在的PCB空间(还有成本与你的日程)都很紧张,这些问题也带来了对电源的影响。Mentor Graphics公司的仿真
与模拟系列产品总监Dave Kohlmeier称:“消费设备与便携设备都在为节省成本而使用更少的PCB层,但它们上面的IC却需要
更多的电压等级。”这些问题不仅影响着便携产品,工业产品也有空间约束(图1)。一个现代蜂窝基站的电路要装在天线上的一
个小盒子里,而天线通常位于建筑内的19英寸机架中。
在大批量的消费产品与汽车产品中,成本是关键因素。在PCB上放一堆可能不需要的电容,肯定是不可接受的。为获得
成功,设计周期会缩短到以周以月计,而不是年。现在,不可能只为了修补和优化电源层和地层而花时间去重做一遍PCB
板。
为现代电子产品设计电源系统是一个令人畏惧的挑战。DDR存储器工作在1600Mbps,并很快就会运行到四重模式的
2200Mbps。更糟糕的是,它是一种单端输出,意味着你的电源系统必须应对电源电流的突发性挑战。器件中的数字门可能同
时都在开关,电源完整性工程师将这种特性描述为同步开关噪声。串行通信有着困难的电源需求。802.3ba以太网标准要求的
数据速率为40Gbps和100Gbps(参考文献1)。
现代数字芯片的运行电压低于1V,这意味着,即使毫伏级的噪声也会造成与数据相关的问题。多只芯片会从统计上增加
和造成电源下降或过压问题。你的系统可能数周甚至数月都运行正常,而某个时刻所有数字电路的同时开关却造成系统的重
启。这些电源完整性问题都难于查出。系统中单只芯片的电源完整性问题可能影响系统的其它芯片,从而导致重启。美国国家
半导体公司的模拟应用工程师Paul Grohe指出:“即使纳秒级的电力损失也会使系统不可靠。”Ansys公司信号完整性产品经理
Steve Patel称,设计可靠性的关键在于尽可能减小电源噪声,意味着数字系统工程师必须懂得模拟甚至RF的设计概念。
电源系统工程师知道,电源系统必须有低的阻抗(图2),而模拟工程师的概念是,模拟IC电源脚上的噪声越小越好。与数
字芯片不同,模拟芯片不存在噪声阈值。PSRR(电源抑制比)规格说明了有多少电源噪声会渗入到器件的输出脚。数字系统工
程师现在也必须应付相同的电源噪声问题(见附文“请换个人跟我谈”)。