2022年DDR5 SODIMM JESD309-S0-RCC标准最新修订版

版权申诉

5星 · 超过95%的资源 166 浏览量更新于2024-06-28 收藏 521KB PDF 举报

JEDEC JESD309-S0-RCC_v1 2022 DDR5 SODIMM 是一份由JEDEC（固态技术协会）发布的标准文档，该标准专用于规范DDR5 SODIMM (Small Outline Dual In-line Memory Module) 的设计和实现。DDR5是第五代双倍数据速率同步动态随机存取内存技术，它在数据传输速度和能效方面相比前一代有显著提升。这份最新的标准附件C（Raw Card Annex C）版本1.0，发布于2022年6月，旨在确保DDR5 SODIMM模块在各种应用中的互操作性和一致性。JEDEC的目标是通过标准化过程消除制造商和消费者之间的误解，促进产品间的兼容性，帮助用户快速准确地选择和获取适合他们需求的产品，无论在国内还是国际市场上。 JEDEC标准制定过程中，会经过董事会和法律团队的审查，确保内容的合法性和公正性。这些标准并不受专利影响，尽管可能涉及到专利权，但JEDEC并不会因此对专利所有人承担责任，也不会对采用标准的各方承担义务。这意味着，尽管技术上可能存在专利交叉许可的问题，但采用者可以相对放心地按照JEDEC标准进行设计和生产，因为这被视为推动行业进步和标准化的一种公共利益行为。在JEDEC JESD309-S0-RCC_v1 2022 DDR5 SODIMM的标准中，可能会详细阐述内存模块的电气特性、信号规范、时序参数、测试方法以及封装和引脚定义等关键要素，以确保所有符合标准的产品都能达到一致的性能和质量水平。这对于硬件设计师、制造商、测试工程师以及系统集成商来说，是一份至关重要的参考文档，他们在开发和验证新的DDR5 SODIMM产品时，必须严格遵循其中的规定。这份标准对于推动DDR5 SODIMM技术的发展和广泛应用具有重要意义，它提供了行业内的行为准则，保障了产品的互换性和系统的稳定性，是电子行业不可或缺的技术基石。

JEDEC Standard No. 309-S0-RCC 
 
-i- 
 
DDR5 SODIMM Raw Card Annex C 
 
Contents 
Page 
1  Scope ................................................................................................................................................. 1 
2  DDR5 Small Outline DIMM Design File ......................................................................................... 1 
3  Module Configuration ....................................................................................................................... 1 
4  SDRAM Configuration ..................................................................................................................... 2 
5  Supported Speeds .............................................................................................................................. 2 
6  Design Deviations ............................................................................................................................. 2 
7  General Layout .................................................................................................................................. 3 
8  Functional Block Diagram ................................................................................................................ 4 
9  Sideband Bus Routing ....................................................................................................................... 6 
10  Clock Input Net Structure ................................................................................................................. 6 
11  Address and Command Net Structure Routing ................................................................................. 7 
12  Control Net Structure Routing .......................................................................................................... 9 
13  Data Net Structure Routing - DQ, DQS_t, DQS_c, DM_n............................................................... 9 
14  DIMM Impedance Profile ............................................................................................................... 11 
15  ALERT_n and RESET_n Net Structure Routing ............................................................................ 12 
16  Loading and Test Points .................................................................................................................. 13 
17  Cross Section Recommendations .................................................................................................... 14 
 
Tables 
Table 1 — DDR5 SODIMM Design File ..................................................................................................... 1 
Table 2 — Module Configuration ................................................................................................................. 1 
Table 3 — SDRAM Configuration ............................................................................................................... 2 
Table 4 — Supported Speeds ........................................................................................................................ 2 
Table 5 — Design Deviations ....................................................................................................................... 2 
Table 6 — Trace Lengths for Host and Local Signals .................................................................................. 6 
Table 7 — Trace Lengths for Clock to SDRAM Load Net Structures ......................................................... 7 
Table 8 — Trace Lengths for Address and Command Net Structures .......................................................... 8 
Table 9 — Trace Lengths for Control Net Structures ................................................................................... 9 
Table 10 — Trace Lengths for DQS[7:0]_t, DQS[7:0]_c, DQ[63:0], DM[7:0]_N ..................................... 10 
Table 11 — Voltage Operating Conditions ................................................................................................. 11 
   
Downloaded by 65 56 (cdm_lj@163.com) on Oct 25, 2022, 5:15 pm PDT
   JEDEC

剩余21页未读，继续阅读

std86021

粉丝: 109
资源: 2863

2022年DDR5 SODIMM JESD309-S0-RCC标准最新修订版

DDR4 SDRAM SODIMM Design Specification

JEDEC DDR4 DIMM

DDR4 SPD Jedec规范 V4

DDR4_SODIMM_SPEC.pdf

JEDEC standard No.21, DDR3 DIMM design spec

C2000，28335Matlab Simulink代码生成技术，处理器在环，里面有电力电子常用的GPIO，PWM，ADC，DMA，定时器中断等各种电力电子工程师常用的模块儿，只需要有想法剩下的全部自

OpenArk64-1.3.8beta版-20250104

面向对象（下）代码.doc

基于springboot的校园台球厅人员与设备管理系统--论文.zip

【创新无忧】基于matlab蜣螂算法DBO优化极限学习机KELM故障诊断【含Matlab源码 10720期】.zip

最新资源