14 nm工艺下基于H-Tree和clock mesh混合时钟树的研究与实现

在数字集成电路设计中，时钟信号是数据传输的基准，时钟信号作为数字芯片内部转换频率最高和布线距离最长的信号，也是数字芯片功耗的重要组成部分。为了优化数字芯片的功耗、功能和稳定性，在GF14 nm工艺下对时钟树进行优化设计，提出一种H-Tree和clock mesh相结合的混合时钟树结构的设计方法，通过clock mesh和clock spine的布局优化整体时钟树的性能和稳定性。仿真结果表明，该混合时钟树能够结构显著提升时钟树性能，有效减少布线长度、时钟偏移以及传播延迟，降低PVT等环境参数的影响。