JESD204B协议层中文翻译.docx

JESD

SERDES

需积分: 50 61 浏览量更新于2023-03-03 评论 2 收藏 3.57MB DOCX 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

 设备时钟（）

器件时钟（）是  系统中每个单元的时序参考。每个发送器和接收

器设备必须从时钟发生器电路接收其设备时钟，该时钟发生器电路为源时钟，从一个共同

源产生所有设备时钟。设备时钟信号可以具有与帧或多帧的不同周期，并且设备负责从设

备时钟周期生成帧时钟周期和或多帧时钟周期。

器件时钟，帧时钟和多帧时钟频率之间允许的频率关系取决于  子类，如下所

示：

子类 ：由设备实现者指定。

子类 ：多帧周期应为设备时钟周期的整数倍。

子类 ：多帧周期应为设备时钟周期的整数倍。另外， 设备时钟周期应为  设备时钟

周期的整数倍，或者  设备时钟周期应为  设备时钟周期的整数倍。

帧时钟和本地多帧时钟（ ）

帧时钟域形成应用层和  链路层之间的接口。

对于数据以多帧排列的链路（对于支持确定性延迟的链路和或具有多个通道的链路是

强制的），多帧与这些设备中的（本地）多帧时钟（!"#$）的边沿对齐。

每个发送器和接收器设备必须接收一个单独的设备时钟信号，从中可以导出帧和多帧

周期。设备时钟可以以帧或多帧时钟的频率提供。一个帧或多帧时钟不是直接提供给设

备时钟输入，而是在设备内派生出来的，称为“本地”时钟。

如果多帧时钟是在一个设备中派生出来的，那么子类  设备的 !"#$ 相位由采样

%# 输入决定，子类  设备的 !"#$ 相位 %&$'的上升沿决定。

帧和多帧时钟应符合以下要求：

所有发送器和接收器设备的帧周期必须相同。

所有发送器和接收器设备的多帧周期必须相同。

 系统中的所有帧时钟和多帧时钟必须从一个相同源时钟派生。

在每个设备中，帧时钟和 !"#$ 必须相位对齐。

帧时钟和 !"#$ 的相位应由检测到 %# 信号处于激活状态的设备时钟边沿决定（对

于第  子类设备）。

帧时钟的相位应在检测到同步解除后由“调整时钟”边缘决定。（适用于第  子类设

备）

设备可以选择允许以细粒度增量调整 !"#$（和帧时钟）相位对准。这是为了在一个

系统中的所有设备中提供完全对齐 !"#$ 的灵活性。

(%&$接口

%&$ 接口用作从接收器到发送器的对时序要求严格的返回路径。它应与接收设备的内

部帧时钟同步。

如果需要在 %&$ 接口上进行信息传递（子类  和子类  操作所需）的特定要求，烈建

议与 ) 帧时钟保持同步。

%&$ 接口只包含一个信号，由 %&$'表示。波形符号表示信号为低电平有效。在差分

接口的情况下，信号的真实部分是低电平有效。

图  显示了与 %&$' 信号相关的关键时序规范， %&$' 信号对于需要向后兼容

* 的子类  和子类  确定性延迟设备都是必需的。

通道间设备同步接口（!+,+,-+./0-1 ,-2）

对于不支持确定性等待时间的设备（即，子类 ），不同接收器设备（*$）之间的同

步将需要单独的接口来同步用于通道对齐的本地时序参考。该接口期望能与帧时钟同步。

建议该接口使用与设备时钟接口相同的电气特性。设备用户无需为通道间设备同步接口生

成单独的时钟信号。

对于支持确定性延迟的设备，不需要这个单独的设备间同步接口。

%# 信号

在子类  确定性延迟系统中，%# 信号被分发到系统中的所有设备3目的是识别设备

时钟边沿，该边沿用于对齐内部 !"#$ 和帧时钟的相位。由于 !"#$ 和帧时钟通常与字符时

钟对齐，因此在调整 !"#$ 和帧时钟时，可能需要同时调整字符时钟的相位。

%# 可以是周期性，单次触发（选通脉冲型）或“间隙”周期性信号。它是一个由设

备时钟采样的高电平有效信号。设备必须能够支持在设备时钟上升沿时采样 %#，但也

可以选择允许在设备时钟下降沿采样 %#。

对于周期性或“间隙”周期性 %# 信号，周期应为 !"#$ 周期的整数倍。设备内的

!"#$ 和帧时钟应与设备时钟采样边沿相位对齐，采样 %# 值在该边缘从 +4 转换。

系统中的所有设备都不必生成相同的 %# 信号。但是，要求以 %# 能被系统中

所有设备有效采样的确定关系的方式产生到所有设备的 %# 信号。

下图 5 所示为说明这一概念（使用设备时钟上升沿对 %# 进行采样）并显示同步

采样两个设备上有效 %# 信号的时序图。

>单通道数据映射

>无过采样的用户数据映射

没有过采样的映射是参照图  指定的。一个设备包含 " 个转换器，每个转换器每次采样

产生  个数据位。图片中所有项目的编号方案从  开始。在示例中，最左边的位是最高有

效位（.<），最右边的位是最低有效位（.<）。以下步骤描述了将样本映射到八位字节

的过程：

将采样数据映射到线性轴，从转换器  开始，然后是转换器  等，直到所有采样数据都

完成映射；

将采样数据映射到 ?-.。当采样数据不包含控制位时，这些 ?-. 的个数与采样数据

相同。当特定于样本的控制位可用时，有两个选项：

 转换 ?-. 是在每个转换采样数据的 ! 后附加相关的控制位而形成的。

< 转换 ?-. 与相应的采样数据相同。控制位被分组为单独的控制字，该控制字附加在

采样数据之后，控制字的第一个比特对应于转换器  的控制位，控制字中的下一个比特对

应于转换器  的控制位，以此类推。

如果 $# 是帧中控制字的数量，对于单通道映射 $#@ 或 $#@，则每帧周期发送的

?-. 总数因此是 "A$#。

5通过添加 ,<,. 对不是 <, 整数倍的 ?-. 进行扩展到最小可能组成的半字节组（半个

八比特组），扩展在图  中用“&BC表示。此步骤是可选的，在最高线路效率优先于映射

中更容易重新配置的情况下可以忽略。因此，转换 ?-. 可以通过添加控制位和或 ,<,.

扩展到 &=D& 比特的长度，其中 &=是  的整数倍。注意，对于 $#@，控制位被认为是数据

字的一部分，数据和控制位之间不会有 ,<,.，但在控制位之后可能需要一个或多个 ,

<,。对于 $#@，数据和控制位是不同的字，并且在每次采样的数据位之后可能需要一个

或多个 ,<,。

如有必要，添加 ,<,. 使最后一步映射之后的总位数为  的整数倍。

>将前一步骤中获得的序列重新分组为 # 个八位字节。

剩余56页未读，继续阅读

liuxueuestc

粉丝: 1
资源: 2

会员权益专享

JESD204B协议层中文翻译.docx

评论0

会员权益专享

最新资源

JESD204B协议层中文翻译.docx

评论0

JESD204B协议规范

JESD204B协议理解

JESD204B协议规范中文翻译版

jesd204b协议层中文翻译

JESD204B verilog代码

jesd204b协议中文 pdf

jesd204b协议用fpga如何实现

jesd204b协议pdf

jesd 204b调试手册_中文_ti.pdf

jesd204b中文协议

jesd204b协议中文

jesd204b协议 lmsf

JESD204B 处于复位状态

verilog实现jesd204b协议

vivado license jesd204b

jesd204b ip核例程

jesd204b应用指南(中文版)

jesd204b使用指南_中文翻译版.

jesd204b官网

jesd204b ip license

会员权益专享

最新资源