电子设计工程
Electronic Design Engineering
第 28卷
Vol.28
第 9期
No.9
2020年 5月
May 2020
收稿日期：2019-09-03 稿件编号：201909019
作者简介：吴 惑（1995—），男，浙江宁波人，硕士研究生。研究方向：通信与信息系统，高数数字系统设计，网
络安全，网络协议。
随着互联网的高速发展，以太网对于大容量、高
性能、高速率、多功能模块需求日益增长，并且更符
合市 场需求
[1]
。经 过十几年发展，10G 以太 网技术
日渐成熟，成本也随之降低，目前 10GE 接口已经成
为核心网的主流设备接口
[2-3]
。在高速处理中，I/O 已
成为瓶颈，引起此瓶颈的主要原因是 TCP/IP 协议的
处理速度低于网络的速度
[4]
。若要全速处理 TCP/IP
网络协议栈，就需要耗费大量服务器的 CPU 资源，成
为 网 络 处 理 瓶 颈 。 因 此 就 有 TOE（TCP/IP Offload
Engine）即 TCP/IP 卸 载 引 擎 ，TOE 技 术 采 用 硬 件 处
理 TCP/IP 协议，原本在网络协议栈中进行的 TCP 分
段、TCP 连接管理、检验和计算和检验等操作转移到
FPGA 中进行，以极小的硬件电路作为代价，大幅度
解放 CPU 的资源，很大程度上提升终端设备处理网
络数据的能力
[5-6]
。
本设计实现基于的 FPGA 芯片 为 Xilinx 公司的
ZYNQ-7000 系列的 XC7Z045，该芯片内部包括 350K
逻 辑 资 源 的 FPGA，并 且 包 含 万 兆 MAC 控 制 器 、
DDR3 控制器和 PCIE 控制器等 IP 核，符合本设计实
基于 FPGA 的万兆以太网 TCP/IP 协议处理架构
吴 惑，刘一清
（华东师范大学 通信与电子工程学院，上海 200241）
摘要：针对如今万兆网络流量服务器处理的瓶颈问题，提出了一种基于 FPGA 的万兆以太网 TCP/
IP 协议处理架构。通过在处理架构中划分控制平面和数据平面，使各个逻辑电路模块的协同操
作，并结合高速的 I/O 处理和存储器处理，利用硬件实现了完整的 TCP/IP 协议栈，有效的解决了服
务器处理万兆网络流量的瓶颈问题。将所提出的架构应用于实际万兆以太网 TCP/IP 卸载板卡中，
其协议支持 ARP、ICMP、UDP、TCP 等，并且时延最低可达 0.288 μs，文件传输速率可达 933 MB/s，
CPU 资源占用率仅为 10%，光口有效数据吞吐率可达 9.034 Gbps。
关键词：万兆以太网；FPGA；TCP/IP 协议栈；TOE
中图分类号：TN393.1 文献标识码：A 文章编号：1674-6236（2020）09-0081-07
DOI：10.14022/j.issn1674-6236.2020.09.018
10 Gigabit Ethernet TCP/IP protocol stack processing architecture based on FPGA
WU Huo，LIU Yi⁃qing
（School of Information Science and Technology，East China Normal University，Shanghai 200241，China）
Abstract: In view of the problem of today's 10G network traffic by processing server，this paper proposes
an FPGA ⁃ based 10 Gigabit Ethernet TCP/IP protocol processing architecture. By dividing the control
plane and data plane in the processing architecture，the cooperative operation of each logic circuit
module，combined with high ⁃ speed I/O processing and memory processing，the complete TCP/IP
protocol stack is realized by hardware，which effectively solves the bottleneck of 10 Gigabit network
traffic by server processing. This proposed architecture is the actual 10 Gigabit Ethernet TCP/IP offload
board，which supports the protocol of ARP，ICMP，UDP，TCP，etc. The delay is as low as 0.288us，and
the file transfer rate is up to 933MB/s with 10% CPU resource usage. The effective data throughput rate of
the optical port can reach 9.034Gbps.
Key words: 10 Gigabit Ethernet；FPGA；TCP/IP protocol stack；TOE
-- 81
评论0