没有合适的资源?快使用搜索试试~ 我知道了~
首页AD9851BRSZRL中文手册.pdf
AD9851BRSZRL中文手册.pdf
需积分: 12 165 浏览量
更新于2023-05-26
评论
收藏 2.49MB PDF 举报
可用于DDS技术输出方波最高可达180Mhz。芯片小贵,但是好用。数据手册,已翻译为中文,可无障碍阅读。
资源详情
资源评论
资源推荐

应用程序
频率
/
相位灵活的正弦波合成时钟恢复和锁定电路的
数字通信
数字控制
ADC
编码发生器敏捷本地振荡器在通信正交振荡
器中的应用
CW, AM, FM, FSK, MSK
模式发射机
一般的描述
AD9851
是一个高度集成的设备,使用先进的
DDS
技术,加上
一个内部高速,高性能
D/ a
转换器,和比较器,以形成数字可
编程的频率合成器和时钟发生器功能。当参考一个精确的时钟
源,
AD9851
产生一个稳定的频率和相位可编程的数字化模拟输
出正弦波。这种正弦波可以直接用作频率源,或内部转换为方
波用于敏捷时钟发生器应用。
AD9851
的创新高速
DDS
核心接
受一个
32
位频率调谐字,这导致输出调谐分辨率约
0.04 Hz
与
180 MHz
系统时钟。
AD9851
包含一个独特的
6 REFCLK
乘法器
电路,消除了高速参考振荡器的需要。
6 REFCLK
乘法器对
SFDR
和相位噪声的影响最小。
AD9851
提供了
5
位可编程的相
位调制分辨率,使其输出的相位漂移以
11.25
度的增量进行。
启维
模拟装置提供的信息被认为是准确和可靠的。但是,模拟装置不为其
使用承担任何责任,也不为其使用可能导致的专利权或其他第三方权
利的侵权承担任何责任。模拟装置的任何专利或专利权均未以暗示或
其他方式授予许可。商标和注册商标是各自所有者的财产。
40
负荷
5
负荷
频率,相位和控制数据输入
AD9851
包含一个内部高速比较器,可配置为接受
(
外部
)DAC
滤
波输出,以产生一个低抖动输出脉冲。
频率调谐,控制,和相位调制字异步加载到
AD9851
通过并行或
串行加载格式。并行加载格式由一个
8
位控制字
(
字节
)
的
5
个迭
代加载组成。前
8
位字节控制输出阶段,
6 REFCLK
乘法器,电
源关闭启用和加载格式
;
其余的字节包括
32
位频率调优字。串行
加载通过通过一个并行输入总线线进入的
40
位串行数据流完成。
AD9851
采用了先进的
CMOS
技术,在
555mw
的功耗
(5 V
电源
)
上提供了这一突破性的功能水平,最大时钟频率为
180mhz
。
AD9851
可在一个节省空间的
28
铅
SSOP
,表面安装包,是针对
针兼容流行的
AD9850 125 MHz DDS
。它被指定在
>3.0 V
电源电
压下的
-40
℃到
+85
℃的工业温度范围内运行。在
3.0 V
以下,该
规范适用于商业温度范围为
0
℃至
85
℃。
1 . One Technology Way
,邮箱
9106
,美国马萨诸塞州诺伍德
02062-9106,Tel:
781/329-4700 www.analog.com
传真
:781/326-8703
©
2004
模拟设备公司保留所有
权利。
特性
180
兆赫时钟率可选择
6
参考时钟乘法器
片内高性能
10
位
DAC
和高速迟滞比较器
43 dB @ 70 MHz A
OUT
32
位频率调谐字
简化控制接口
:
并行或串行异步加载格式
5
位相位调制和偏移能力比较器抖动
<80 ps p-p @
20 MHz
2.7 V
至
5.25 V
单电源运行
低功率
:555mw @ 180mhz
可在
2.7 V
时降低功率
4mw
Ultrasmall 28
铅
SSOP
包装
原理框图
+
与接地
裁判
打卡
主
重置
频率
更新
/
数据
寄存器复位
词负载时钟
DAC
资源
集
模拟
出
模拟信号输入
输出
AD9851
6 REFCLK
高速倍增器
10
位
DDS DAC
相位
32
位和
优化控制
词词
频率和相位
数据寄存器
数据输入寄存器
串行并联比较器负载负载
1 BIT 8 BITS
CMOS 180mhz
DDS/DAC
合成器
AD9851

ara
met
er
临时
测试
水平
AD9851BRS
Typ
马克斯
单
位
时钟输入特征
频率范围
(6 REFCLK
乘法器禁用
)
5.0 V
电
源
3.3 V
电
源
2.7 V
电
源
频率范围
(
启用
6
倍频器
)
5.0 V
电
源
3.3 V
电
源
2.7 V
电
源
工作
周期
占空比
(
启用
6 REFCLK
乘法器
)
输入电阻
最小开关阈值
逻辑
1,5.0 V
电源
逻辑
1,3.3 V
电源
逻辑
0,5.0 V
电源
逻辑
0,3.3 V
电源
完整的
完整的
0
°
C
到
85
°
C
完整的
完整的
0
°
C
到
85
°
C
完整的
完整的
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
4
4
4
4
4
4
4
4
V
4
4
4
4
1
5
5
5
4
5
3
5
3.
5
2.
3
180
125
One
hundre
d.
30.
20.83
16.66
60
65
1.5
1
兆
赫
兆
赫
兆
赫
%
%
V
V
V
V
DAC 输出特性
全面的输出电流
增益
误差
输出偏
置
微分非线性
积分非线性
剩余相位噪声,
5.2 MHz, 1khz
偏移
锁
相
环
在
锁
相
环
了
输出阻抗
电压依从性范围
宽带无杂散动态范围
1.1 MHz
模拟输出
(
直流至
72
MHz)
20.1 MHz
模拟输出
(DC
到
72
MHz)
模拟输出
(
直流至
72
兆赫
)
模拟输出
(
直流至
72
兆赫
)
模拟输出
(
直流至
72
兆赫
)
窄带无杂散动态范围
1.1
MHz(
±
50khz)
1.1 MHz(
±
200
kHz)
40.1 MHz(
±
50
kHz)
40.1 MHz(
±
200
kHz)
70.1 MHz(
±
50
kHz)
70.1 MHz(
±
200
kHz)
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
4
我
我
V
V
V
我
4
4
4
4
4
V
V
V
V
V
V
5
-
10
年
-
0.5
6
0
5
1
5
1
4
6
4
2
1
0
-
125
年
-
132
年
1
2
0
6
4
5
3
5
5
5
3
4
3
8
5
8
0
8
5
8
0
8
5
7
3
20 +10 10
0.75 +1.5
马
%
FS
µ
A
L
S
B
L
S
B
dBc /
赫兹
dBc /
赫兹
k
V
d
B
c
d
B
c
d
B
c
d
B
c
d
B
c
d
B
c
d
B
c
d
B
c
d
B
c
d
B
AD9851-SPECIFICATIONS
(VS1 = 5v 5%
,
R= 3.9 k, 6
时钟
= 180
MHz
,除注明
)
SET
REFCLK
乘法器禁用,外部引用

c
d
B
c
比较器输入特性输入电容输入电阻输入偏置
电流输入电压范围
25
℃
25
℃
25
℃
2
5
℃
第
四
第
五
第
四
0
3
50
0
5
p
F
k
µ
A
V
比较器输出特性
逻辑
1
电压
5v
电源
逻辑
1
电压
3.3 V
电源
逻辑
1
电压
2.7 V
电源
逻辑
0
电
压
连续输出电流
磁滞
传播延迟
开关频率
(1v p-p
输入正弦波
)
上升
/
下降时间,
15pf
输出负
载
输出抖动
(p
p)
3
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
6
6
6
6
4
4
4
4
4
4
4.
8
3.
1
2.
3
1
0
8
0
+0
。
4 20
7 200
V
V
V
V
m
V
n
s
n
s
ps (p
p)
输出抖动
(
时钟发生器配置,
40mhz 1v p-p
输入正弦波
)
时钟输出占空比
25
°
C
全
V
四
世
250
50
±
10
ps (p
p) %

AD9851
参数
临时
测试水
平
最
小
值
AD9851BRS
Typ
马克
斯
单
位
时间特征
4
t, t(W_CLK Min
脉宽高
/
低
)
WHWL
t, t(
数据到
W_CLK
设置和保持时间
)
DS
t, t(FQ_UD Min
脉宽高
/
低
)
FHFL
t(FQ_UD
后
REFCLK
延时
)
CD
5
t (W_CLK
后
FQ_UD Min
延迟
)
t(FQ_UD
的输出延迟
)
CF
频率变化
相变
t(
上升边复位后的
CLKIN
延时
)
t(CLKIN
后复位下降边
)
RL
t(
康复重置
)
RR
t(
最低重置宽度
)
RS
t(
复位输出延迟
)
OL
关机模式下的唤醒时间
完
整
的
完
整
的
完
整
的
完
整
的
完
整
的
完
整
的
完
整
的
完
整
的
完
整
的
完
整
的
完
整
的
完
整
的
25
°
C
4
4
4
4
4
4
4
4
4
4
4
4
V
3.5
3.5
7
3.5
18
13
3.5
3.5
2
5
13
5
n
s
n
s
n
s
n
s
n
s
SYSCLK
周期
SYSCLK
周期
n
s
n
s
SYSCLK
周期
SYSCLK
周期
SYSCLK
周期
µ
s
CMOS 逻辑输入
逻辑
1
电压,
5v
电源
逻辑
1
电压,
3.3 V
电源
逻辑
1
电压,
2.7 V
电源
逻辑
0
电压
当前逻辑
1
当前逻辑
0
上升
/
下降时
间
输入电容
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
4
4
4
我
4
V
3.5
2.4
2.0
3.
0.8
100
年
12
V
V
V
V
µ
A
µ
A
n
s
pF

电力供应
当前
VS6 @:
62.5 MHz
时钟,
2.7 V
电源
100mhz
时钟,
2.7 V
电源
62.5 MHz
时钟,
3.3 V
电源
125mhz
时钟,
3.3 V
电源
62.5 MHz
时钟,
5v
电源
125
兆赫时钟,
5
伏电源
180mhz
时钟,
5v
电源
功耗
@:
62.5 MHz
时钟,
5v
电源
62.5 MHz
时钟,
3.3 V
电源
62.5 MHz
时钟,
2.7 V
电源
100mhz
时钟,
2.7 V
电源
125
兆赫时钟,
5
伏电源
125mhz
时钟,
3.3 V
电源
180mhz
时钟,
5v
电源
PPower-Down
模式
@:
DISS
5 V
电源
2.7 V
电源
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
25
°
C
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
30.
40
35
55
50
70
110
250
115
85
110
365
180
555
35
50
45
70
65
90
130
325
150
95
135
450
230
650
55
20.
马
马
马
马
马
兆
瓦
兆
瓦
兆
瓦
兆
瓦
兆
瓦
兆
瓦
兆
瓦
兆
瓦
兆
瓦
笔记
1
+ v
表示
DVDD
、
PVCC
、
AVDD
的正电压。
S
施加在这些引脚上的电压应具有相同的电势。
2
指示在指示的电源电压下可靠地为设备计时所需的最小信号电平。当时钟信号不是
CMOS/TTL
的来源时,指定
p-p
信号的电平和需要的直流偏移。,直流偏移量为
0 V
的正弦波。
3
比较器的抖动对任何输入信号的贡献。这是理想输入所期望的输出的最小抖动。相当多的输出抖动是看到时,非理想的输入信号呈现到比较器的输入。非理想特性包括
无关的、非谐波信号
(
马刺、噪声
)
、较慢的转换速率和较低的比较器过载。
4
输入信号
FQ_UD
、
WCLK
、
RESET
与参考时钟同步
;
但是,需要使用参考时钟来实现这些功能。在没有参考时钟的情况下,
AD9851
自动进入电源下降模式,使
IC
,包
括比较器,不能工作,直到参考时钟被恢复。频率
/
相位字的非常高速更新将需要
FQ_UD
和
WCLK
在外部与外部参考时钟同步,以确保适当的时间。
5
不适用时,
6 REFCLK
乘法器被使用。
6
在
DACBP
上假定没有电容负载
(
引脚
17)
。
规格如有变更,恕不另行通知。
启维
3
剩余28页未读,继续阅读












安全验证
文档复制为VIP权益,开通VIP直接复制

评论0