基于基于ESL并采用并采用System C和和System Verilog的设计流程的设计流程
ESL解决方案的目标在于提供让设计人员能够在一种抽象层次上对芯片进行描述和分析的工具和方法,在这种抽
象层次上,设计人员可以对芯片特性进行功能性的描述,而没有必要求助于硬件(RTL)实现的具体细节。
当今,芯片设计需要进行深入的系统级仿真,以确保设计的体系架构合适均衡。在绝大多数情况下,所进行的这些仿真还
要求在芯片的仿真模型上运行大量的软件,以覆盖所需的功能。为了让这些仿真具有合适的执行性能,架构设计正在向电子系
统级(ESL)解决方案发展。本文探讨了一种基于SystemC和System
复杂性催生复杂性催生ESL方法学方法学
为了探讨ESL在设计流程中的作用,我们首先看一下当今的主要设计原则。下面的图1所示是一个十分典型的芯片。目
前,这类SoC的一大部分是采用IP模块进行组装的。这些模块部分来源于以前的设计,其它是从内部IP库获取的,或者是由外
部IP提供商所许可使用的。当然,SoC中还包含了需要重新创建以加入关键性功能的模块。
据普遍预计,对于下一代90纳米和65纳米
设计而言, IP的使用将进一步增加。SoC还将包含多个可编程部件,例如中央处理器(CPU)和数字信号处理器(DSP)。
有了这些部件和众多的(甚至更大的)IP模块,为了SoC设计的成功,在性能、功耗和芯片制造成本之间通过快速组装、仿
真和分析各项体系结构方案寻求最佳平衡的能力正在变得越来越关键。
除了硬件设计任务以外,软件设计任务也正在成为SoC设计流程中一个不可或缺的组成部分。传统上,软件设计任务标准
情况下只在芯片的硬件原型已经提供后才执行。例如,在无线领域,这种方式经常导致产品推出时间计划的延迟,原因是“软
件尚未完成”。为了解决这个问题,一种“虚拟原型”的概念出现了。虚拟原型是目标芯片的一种高速(20MHz以上)事务处理
级模型,这个模型让软件开发工作在硬件原型完成前数个月前就可以开始了。
新兴的新兴的SoC设计流程设计流程
图2所描述的设计流程有利于引导SoC开发人员尽力解决这些难题。这一设计流程以ESL流程为起点,包含三项紧密相关
的行动——产品规格确定、体系架构设计以及软件执行平台的开发。这个ESL流程的一项关键要求是它催生了一种硬件和软件
并行开发的流程,为需要设计的新逻辑模块提供了详尽的规格,并提供事务处理级的虚拟原型,而软件开发任务就可以在这一
原型上执行。
ESL阶段之后是RTL设计/验证和软件开发任务的并行执行,这样在创建了硬件原型(要求提供RTL)的同时,也能够提供
必需的软件。
与此类似,在芯片物理设计完成,代工厂即将交货之时,绝大多数或全部的所需软件均已经准备好并经过验证,从而确保
评论0