DP83848中文数据手册DP83848中文文档_dp83848中文手册,dp83848vvvbi数据手册

以太网

物联网

1星需积分: 43 2.9k 浏览量更新于2023-05-31 评论 5 收藏 2.36MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

产品资料夹
样品与购买
技术文件
工具与软件
支持与社区
DP83848C，DP83848I DP83848VYB，DP83848YB
SNLS266E – 2007年5月– 2015年3月修订
DP83848C / I / VYB / YB PHYTER™QFP单端口10/100 Mb / s以太网物理层收发器
1 介绍
1.1 特点
• 从–40°C到105°C的多个温度范围•IEEE 802.3 ENDEC，10BASE-T收发器和
• 低功耗3.3V，0.18μmCMOS技术
• 低功耗<270 mW（典型值）
• 3.3V MAC接口
• Auto-MDIX为10/100 Mb / s
• 能量检测模式
• 25MHz时钟输出
筛选器
• IEEE 802.3 PCS，100BASE-TX收发器和滤波器
• IEEE 1149.1 JTAG
• 集成ANSI X3.263的TP-PMD物理子层，具有自适应均衡和基线漂移补偿
• 
SNI接口（可配置）
•长达150米的无错误操作
• 
RMII版本1.2接口（可配置）
•可编程LED支持链接，10/100 Mb / s
• MII串行管理接口（MDC和MDIO）
模式，活动，双工和冲突
检测
• 
IEEE 802.3 MII 
•用于完整PHY状态的单寄存器访问
• 
IEEE 802.3自动协商和并行 
•10/100 Mb / s数据包BIST（内置自检）检测
1.2 应用领域
• 汽车/运输•通用嵌入式应用
• 工业控制与工厂自动化
1.3 描述
需要以太网连接的应用程序数量继续增加，从而使支持以太网的设备进入更恶劣的环境。
DP83848C / I / VYB / YB旨在通 过超出典型工业温度范围 的扩展温度性能来应对这 些新应用的挑战。DP83848C / I / VYB / YB是一款高度可靠，功能丰富，坚固耐
用的设备，在从商业温度到极端温度的多个温度范围内均符合IEEE 802.3标准。该设备非常适合恶劣环境，例如无线远程基站，汽车/运输和工业控制应用。
它提供增强的ESD保护，并提供MII或RMII接口的选择，从而在选择MPU时具有最大的灵活性。全部采用48引脚封装。
DP83848VYB在较宽的工作温度范围内扩展了PHYTER™系列设备的领导地位。TI的PHYTER收发器产品线建立在数十年的以太网专业知识基础上，可提供高性能
和灵活性，使最终用户可以轻松地量身定制满足这些应用需求的设备。
设备信息
（1）
零件号 包 身体尺码（NOM）
DP83848VYB / YB
HLQFP（48）
7.00毫米×7.00毫米
DP83848I / C
品质保证计划（48）
（1）有关更多信息，请参见第9节，
机
械
，
包
装
和
订购
信
息
。
本数据表末尾的重要声明涉及可用性，保修，更改，在安全关键型应用中使用，知识产权问题和其他重要的免责声明。生产数据。
1.4 功能框图

目录
1
个
简介...............................................
1
个
5.3
推荐的工作条件...
11
1.1功能..............................................
1
个
5.4
热量信息.................................
11
1.2应用....................................................
1
个
5.5
直流规格..................................
12
1.3说明.................................................
1
个
5.6
AC时序要求....................................
13
1.4功能框图.................................. 2 6详细说明26
2
修订历史记
录..................................................
3
6.1
概
述.............................................................
26
3 设备比较..................................... 4
6.2
功能框图....................................
27
4 引脚配置和功能..................... 4
6.3
功能说明.................................
28
4.1引脚布局..............................................
5 6.4
设备功能模式....................................
33
4.2封装引脚分配...............................
6 6.5
编程.................................................
39
4.3串行管理接口..................................
6 6.6
内存....................................................
48
4.4 Mac数据接口.................................. 6
7
应用，实现和布局.........
68
4.5时钟接口...
7 7.1
应用信息.....................
68
4.6 LED接
口..................................................
8 7.2
典型应用.......................................
68
4.7 DP83848I / VYB / YB的JTAG接口...
8 7.3
布
局.............................................................
76
4.8复位和掉电..............................
8 7.4
电源建议...................
78
4.9皮带选
项..................................................
8
8
德维 ce和文档支持...
79
4.10 10 Mb / s和100 Mb / s PMD接口...............
9 8.1
文档支持.....................................
79
4.11特殊连接...
10 8.2
相关链接.......................................
79
4.12电源引脚..................................
10 8.3
商标...................................................
79
5规格............................................................. 11 8.4静电放电警告79
5.1绝对最大额定值........................ 11 8.5术语表79
5.2 ESD等级.................................................. 11 9机械，包装和可订制
信息79
2 修订历史
注意：先前版本的页码可能与当前版本中的页码不同。
从版本D（2013年4月）到版本E的更改
• 添加了ESD
额
定
值
表，
功
能
描
述
部分，
设
备功
能
模
式
，
应
用
和
实
现
部分，
电
源
建
议
部分，
布局
部分，
设
备和
文
档
支持
部分，以及
机
械
，
包
装
和可
订购
信
息
部分1
从版本C（2013年4月）到版本D的更改
• 将国家数据表的布局更改为TI格式67
3 设备比较
表3-1。设备功能比较
设备 温度范围 温度等级
DP83848C
0°摄氏度 70°摄氏度 商业广告
DP83848I
-40°摄氏度 85°摄氏度 产业
DP83848VYB
-40°摄氏度 105°摄氏度 扩展的
DP83848YB
-40°摄氏度 125°摄氏度 极端
4 引脚配置和功能
DP83848VYB引脚分为以下接口类别（每个接口在后续部分中介绍）：

MDC

一世

管理数据时钟：MDIO管理数据输入/输出串行接口的同步时钟，该时钟可以异步发送和

接收时钟。最大时钟速率为25 MHz，没有最小时钟速率。

MDIO

输入输出

管理数据I / O：可由站管理实体或PHY发出的双向管理指令/数据信号。该引脚需要一个

1.5kΩ的上拉电阻。

4.4 Mac数据接口

信号名

类型 PIN码描述

TX_CLK Ø

1个

MII发送时钟：25 MHz发送时钟输出（以100 Mb / s模式输出）或2.5 MHz（以10 Mb / s

模式输出），源于25 MHz参考时钟。

在RMII模式下未使用。器件使用X1参考时钟输入作为发送和接收的50 MHz参考。

SNI发送时钟：10 MHz 10 Mb SNI模式下的发送时钟输出。MAC应该使用该时钟作为

TX_EN和TXD_0的源。

TX_EN

我PD

MII发送使能：高电平有效输入指示TXD [3：0]上存在有效数据输入。

RMII发送使能：高电平有效输入指示TXD [1：0]上存在有效数据。

SNI发送使能：高电平有效输入指示TXD_0上存在有效数据。

信号名

类型 PIN码描述

TXD_0

一世

MII发送数据：发送数据MII输入引脚TXD [3：0]，接受与

TXD_1 4 TX_CLK（10 Mb / s模式下为2.5 MHz或100 Mb / s模式下为25 MHz）。

TXD_2 5 RMII发送数据：发送数据RMII输入引脚TXD [1：0]，接受与

TXD_3

S，I，

6 50 MHz参考时钟。

SNI TRANSMIT DATA：发送数据SNI输入引脚TXD_0，用于接收与SNI同步的数据

TX_CLK（在10 Mb / s SNI模式下为10 MHz）。

接收时钟

Ø 38

MII接收时钟：在100 Mb / s模式下提供25 MHz恢复的接收时钟，在10 Mb / s模式下提供

2.5 MHz。

在RMII模式下未使用。器件使用X1参考时钟输入作为发送和接收的50 MHz参考。

SNI接收时钟：为10 Mb / s SNI模式提供10 MHz恢复的接收时钟。

RX_DV

S，O，

MII接收数据有效：置高，指示相应的RXD [3：0]上存在有效数据。默认情况下

具有内部下拉菜单的Mll模式。

RMII同步接收数据有效：此信号提供RMII接收数据有效指示，与载波侦听无关。

在SNI模式下不使用此引脚。

RX_ER

S，O，

MII接收错误：与RX_CLK同步置为高电平，指示在100 Mb / s模式的接收数据包中检测到

无效符号。

RMII接收错误：每当检测到无效符号且CRS_DV在100 Mb / s模式下置为有效时，

与X1同步为高电平。

MAC不需要在MII或RMII模式下使用此引脚，因为要求Phy在接收错误时破坏数据。

在SNI模式下不使用此引脚。

RXD_0

S，O，

MII接收数据：与RX_CLK同步驱动的半字节宽接收数据信号，25

RXD_1 44 MHz为100 Mb / s模式，2.5 MHz为10 Mb / s模式）。当RXD [3：0]信号包含有效数据时，

RXD_2 45 RX_DV被断言。

RXD_3 46 RMII接收数据：2位接收数据信号RXD [1：0]，与X1时钟同步驱动，

50 MHz。

SNI RECEIVE DATA：同步驱动到RX_CLK的接收数据信号RXD_0。RXD_0

声明CRS时包含有效数据。在此模式下不使用RXD [3：1]。

CRS /

CRS_D V

S，O，

MII CARRIER SENSE：置高表示接收介质为非空闲。

RMII载波侦听/接收数据有效：此信号结合了RMII载波侦听/接收数据有效指示。有关此信

号的详细说明，请参见RMII规范。SNI CARRIER SENSE：置为高电平表示接收介质为非

空闲。它用于对RXD_0信号上的有效接收数据进行成帧。

COL

S，O，

MII冲突检测：断言为高电平，表示在10 Mb / s和100 Mb / s半双工模式下检测到冲

突情况（同时发送和接收活动）。在启用了心跳的10BASE-T半双工模式下，该引

脚在传输结束时也被置位大约1µs的持续时间，以指示心跳（SQE测试）。

在全双工模式下，对于10 Mb / s或100 Mb / s的操作，此信号始终为逻辑0。在10 Mb / s

的全双工操作期间没有心跳功能。

RMII碰撞检测：根据RMII规范，不需要COL信号。MAC将从CRS_DV信号中恢复

CRS，并将其与TX_EN信号一起使用来确定冲突。

SNI冲突检测：断言为高电平，表示在10 Mb / s SNI模式下检测到冲突情况

（同时发送和接收活动）。

4.5 时钟接口

信号名

类型 PIN码描述

一世

晶体/振荡器输入：该引脚是DP83848C / I / VYB / YB的主要时钟参考输入，必须连接

至25 MHz 0.005％（±50 ppm）的时钟源。DP83848C / I / VYB / YB支持连接在引脚

X1和X2两端的外部晶体谐振器，或仅连接到引脚X1的外部CMOS电平振荡器源。

RMII参考时钟：该引脚是RMII模式的主要时钟参考输入，必须连接至50 MHz

0.005％（±50 ppm）CMOS电平振荡器源。

X2 Ø 33

晶体输出：该引脚是连接到外部25 MHz晶体谐振器器件的主要时钟参考输出。如果

使用外部CMOS振荡器时钟源，则该引脚必须保持未连接状态。

CLK_OUT Ø 25

25 MHz时钟输出：

在MII模式下，此引脚向系统提供25 MHz时钟输出。在RMII模

式下，此引脚向系统提供50 MHz时钟输出。

这允许其他设备使用来自DP83848VYB的参考时钟，而无需其他时钟源。

4.6 LED接口

有关LED模式选择，请参见表6-2 。

信号名类型 PIN码描述

LED_LINK

S，O，PU

LINK LED：在模式1中，此引脚指示LINK的状态。链接正常时，LED点

亮。 LINK / ACT LED：在模式2和模式3中，此引脚除了指示链接状态以

外，还指示发送和接收活动。链接正常时，LED点亮。当发射器或接收器

处于活动状态时，它将闪烁。

LED_SPEED

S，O，PU

速度LED：当设备速度为100 Mb / s时，该LED点亮；而速度为10 Mb / s

时，该LED熄灭。该LED的功能与所选模式无关。

LED_ACT / COL

S，O，PU

ACTIVITY LED：在模式1中，此引脚是Activity LED，当发送或接收中存

在活动时，该引脚点亮。 COLLISION / DUPLEX LED：在模式2中，此引

脚默认表示碰撞检测。对于模式3，此LED输出可以编程为指示全双工状

态，而不是冲突。

4.7 JTAG接口，用于DP83848I / VYB / YB

信号名类型

PIN码

（1）

描述

TCK

我，PU

测试时钟

该引脚内部弱上拉。

贸易发展指数我，PU

测试数据输入

该引脚内部弱上拉。
TDO Ø 9
测试输出
TMS
我，PU
10
测试模式选择
该引脚内部弱上拉。
TRST＃ 我，PU
11
TEST RESET：低电平有效异步测试复位。
该引脚内部弱上拉。
（1）DP83848C不支持JTAG。引脚8-12应该保持未连接状态。
4.8 复位和掉电
信号名 类型 PIN码 描述
RESET_N
我，PU
29
RESET：低电平有效输入，用于初始化或重新初始化DP83848VYB。将该引
脚拉低至少1 µs将强制执行复位过程。所有内部寄存器将重新初始化为6.6节
中为每个位指定的默认状态。所有皮带选项也都重新初始化。
PWR_DOWN / INT
我，PU
7
有关详细说明，请参见第7.2.1.3.1节。
该引脚的默认功能是掉电。
掉电：该引脚在此模式下为低电平有效输入，应置为低电平以使器件进入掉
电模式。
中断：在该模式下，该引脚为开漏输出，当发生 中断条件时，该引脚将置为
低电平。尽管该引脚的内部上拉电阻较弱，但在某些应用中可能需要外部上
拉电阻。需要将该引脚用作中断机制的寄存器访问。有关中断机制的更多详
细信息，请参见第7.2.1.3.1.2节。
4.9 表带选项
DP83848VYB使用许多功能引 脚作为皮带选项。这 些引脚的值在复位期间被采样，并用于将器件绑定到特定的 操作模式。皮带选件的针脚分配在下面定义。功能引
脚名称在括号中指示。
下拉或上拉应使用2.2kΩ电阻来更改默认的带选项。如果需要默认选 项，则 无需外部上拉 或下拉 电阻。由于复位无效后这些引脚可能具有替代功能，因此不应将它
们直接连接至V 
CC
或GND。
信号名 类型 PIN码 描述
PHYAD0（COL）
PHYAD1（RXD1_0）
PHYAD2（RXD0_1）
PHYAD3（RXD1_2）
PHYAD4（RXD1_3）
S，O，
PU
S，O，
PD
42
43
44
45
46
PHY地址[4：0]：DP83848VYB提供5个PHY地址引脚，其状态在系统硬件复位
时锁存在PHYCTRL寄存器中。
DP83848VYB支持PHY地址绑定值0（<00000>）至31（<11111>）。PHY地址
为0会将器件置于Mll隔离模式。Mll隔离模式必须通过绑定Phy地址0来选择；通
过寄存器写更改为地址0不会使Phy处于Mll隔离模式。有关更多信息，请参阅第
6.4.5节。
PHYAD0引脚具有弱的内部上拉电阻。PHYAD [4：
1]引脚的内部下拉电阻很弱。
AN_EN（LED_ACT /
COL）
AN_1（LED_SPEED）
AN_0（LED_LINK）
S，O，
PU
26
27
28
自动协商使能：为高电平时，这将启用通过AN0和AN1引脚设置的功能的自动协
商。低电平时，这使器件进入强制模式，其能力由AN0和AN1引脚设置。
AN0 / AN1：这些输入引脚根据下表控制DP83848VYB的强制或公告工作模
式。这些引脚上的值是通过将输入引脚通过2.2kΩ电阻连接到GND（0）或V
CC 
（1）来设置的。这些引脚切勿直接连接至GND或V 
CC
。
在硬件复位时，在此输入上设置的值被锁存到DP83848VYB中。
这些引脚的浮动/下拉状态在硬件复位期间被锁存到基本模式控制寄存器和自动协
商公告寄存器中。
默认值为111，因为这些引脚具有内部上拉电阻。
AN_EN AN1 AN0
强制模式
0 0 0
10BASE-T，半双工
0 0
1个 10BASE-T，全双工
0
1个
0
100BASE-TX，半双工
0
1个 1个 100BASE-TX，全双工
AN_EN AN1 AN0
广告模式
1个
0 0
10BASE-T，半/全双工
1个
0
1个 100BASE-TX，半/全双工
1个 1个
0
10BASE-T，半双工，
100BASE-TX，半双工
1个 1个 1个
10BASE-T，半/全双工，
100BASE-TX，半/全双工
MII_MODE（RX_DV）
SNI_MODE（TXD_3）
S，O，
PD
39
6
MII MODE SELECT（MII模式选择）：此捆绑选项对确定MAC数据接口的操作模
式。默认操作（无上拉）将启用正常的MII操作模式。将MII_MODE拉高会导致该
设备进入RMII或SNI操作模式，具体取决于SNI_MODE带的状态。由于引脚包括
内部下拉电阻，因此默认值为0。
下表详细介绍了配置：
MII_MODE SNI_MODE
MAC接口模式
0 X
MII模式
1个
0
RMII模式
1个 1个 10 Mb SNI模式
LED_CFG（CRS）
S，O，
PU
40
LED配置：此打包选项确定LED引脚的操作模式。默认值为模式1。可以通过皮
带选项控制模式1和模式2。所有模式均可通过寄存器访问进行配置。
有关LED模式选择，请参见表6-2 。
MDIX_EN（RX_ER）
S，O，
PU
41
MDIX ENABLE：默认为启用MDIX。此打包选项将禁用Auto-MDIX。外部下拉将
禁用自动MDIX模式。
4.10 10 MB / s和100 Mb / s的PMD接口
信号名 类型 PIN码 描述
TD-，TD + 输入输出
16
差分公共驱动器发送输出（PMD输出对）。这些差分输出
17 自动配置为10BASE-T或100BASE-TX信令。
在自动MDIX操作模式下，该对可用作接收输入对。
这些引脚需要3.3V偏置电压才能工作。
信号名 类型 PIN码 描述
RD-，RD + 输入输出
13
差分接收输入（PMD输入对）。这些差分输入是自动的
14 配置为接受100BASE-TX或10BASE-T信令。
在自动MDIX操作模式下，该对可用作传输输出对。
这些引脚需要3.3V偏置电压才能工作。
4.11 特殊的连接
信号名 类型 PIN码 描述
RBIAS
一世
24 偏置电阻连接：应在RBIAS与GND之间连接一个4.87kΩ1％电阻。
PFBOUT Ø 23
功率反馈输出：并联电容，10 µF（首选钽）和0.1 µF的电容应靠近PFBOUT放置。
将 连接 有 确 放 请