Xilinx FPGA抗辐射设计技术研究抗辐射设计技术研究
针对Xilinx FPGA在航天应用中的可行性,文章分析了Xilinx FPGA的结构以及空间辐射效应对FPGA的影响,结
合实际工程实践给出了提高其可靠性的一有用办法和注意事项,如冗余设计、同步设计、自检等。表明配置信
息的周期刷新和三模冗余设计是减轻单粒子效应的有效方法。
摘要:针对Xilinx
关键词:可编程逻辑门阵列;总剂量效应;单粒子翻转;单粒子闩锁;单粒子功能中断;单粒子烧毁:单粒子瞬
0 引言
空间辐射环境中的带电粒子会导致航天器电子系统的半导体器件发生单粒子效应,严重影响航天器的可靠性和寿命,其中
高能质子和重离子是导致单粒子效应的主要因素。必须对航天器用电子元器件的单粒子效应进行评估,采取一定的
基于SRAM的FPGA在航天领域受到极大关注。Xilinx公司的FPGA相继在MARS2003 Lander(JPL)XQR4062XL:
Controlling Pyrotechnics、MARS2003 Rover(JPL)XQVR1000:Motor Control、GRACE(NASA、XQR4036XL:Sensor等任
务中成功应用之后,国外航天界对Xilinx FPGA的应用兴趣大增。我国相关领域对XilinxFPGA的航天应用正处在研究阶段,对
其中亟待解决的可靠性设计问题研究相对较少,本文根据作者在某卫星载荷设备信号处理器中的实践对Xilinx FPGA(以下简称
FPGA)的可靠性设计技术进行了研究。
1 Xilinx FPGA介绍
Xilinx SRAM型FPGA主要由以下几部份组成,图1所示为Virtex II FPGA的结构图。
(1)配置存储器(Configure Memory):FPGA可以看作配置存储器和受其控制的可配置逻辑资源两层的叠加。配置存储器是
FPGA内部的一个大容量存储器,控制着可配置逻辑资源,如布线资源、可编程逻辑资源、数字时钟等逻辑功能。配置存储器
的失效将造成FPGA功能的持久失效(直至重新配置成功)。
(2)布线资源(Routing Resource):布线资源是FPGA内部逻辑功能单元互联的通道,它将用户设计的各个逻辑功能模块连在
一起。
(3)可编程I/O(Programmable I/O):FPGA的输入输出接口,通常情况下I/O脚可以设置成输入、输出、高阻态、双向I/
O。
(4)可编程逻辑单元(CLB:Configurable LogicBlock):可编程逻辑功能单元是FPGA的细胞,通过它可以完成各式各样的逻
辑功能。
(5)块存储器(Block Select-RAM)和乘法器(Multiplier)等:FPGA内部集成的硬件存储器和乘法器,用以实现快速的数字运
算。
(6)数字时钟管理模块(DCM:Digital ClockManager):FPGA内部的时钟管理单元。通过它可以对输入时钟进行倍频、分频
处理,同时还可以减小时钟的抖动,提高时钟的驱动能力。
目前FPGA的工艺水平从Virtex系列的220mm发展到Virtex II的150mm,一直到现在Virtex 4系列高密度FPGA的90nm,虽然
抗总剂量效应能力在不断增强,但是随着器件的核电压的降低、门数的剧增,单粒子效应会越来越明显。因此FPGA上述组成
部分,如配置存储器、CLB和块存储器的抗辐射可靠性设计越来越重要。
2 辐射效应及其影响
空间电子设备由于其所处的轨道不同,受到的辐射影响也不相同,但是,总的来讲对Xilinx FPGA影响比较大的辐射效应主
要有:总剂量效应(TID:Total IonizingDose)、单粒子翻转(SEU:Single Event Upset)、单粒子闩锁(SEL:Single Event
Latch-up)、单粒子功能中断(SEFI:Single Event Functional Interrupt)、单粒子烧毁(SEB:Single Event Burnout)、单粒子瞬
态脉冲(SET:Single Event Tran-sient)、位移损伤(Displacement Damage)等。上述辐射效应产生的机理不尽相同,引起
FPGA的失效形式也不同。
FPGA的配置存储器、DCM、CLB、块存储器对单粒子翻转比较敏感,可通过TMR(三倍冗余法)、Scrubbing等来解决。
单粒子闭锁会导致FPGA电流增大,局部温度升高,有时甚至可以高达200℃上,如果FPGA长时间处于高温状态将导致器
件的永久损坏。只有降低电源电压才能退出闩锁状态,因此在检测到单粒子闩锁之后最好的办法是断开器件的电源。
FPGA中单粒子功能中断的敏感部分为配置存储器、上电复位电路(POR:power on reset)、
Select-MAP接口和JATAG接口,分别可通过Monitor the DONE pin、Read and Write to FAR、Read-back and compare to
known CRC和toggling PROG等措施解决,对所有SEFI,Xilinx提供IP监视和改正。
单粒子瞬态脉冲能引起FPGA内部逻辑电路的短时错误,可通过TMR、Scrubbing等来解决。单粒子瞬态脉冲对于小于
评论0