引言
目前市面上有多种 DDS(直接数字合成)信号源芯片，如美国 AD 公司的 AD9850，这类
专用芯片由于价格昂贵、功能固定单一，使其应用受到限制。本文采用 Altera 公司的
ACEXIK 系列 FPGA(现场可编程门阵列)器件，在一个 FPGA 器件中就可以很方便地实现相
位累加器和波形查找表。使用 VHDL(甚高速集成电路硬件描述语言)在 QuartusII 工具软
件的环境中进行设计，可以一气呵成地完成硬件设计、仿真、综合、测试，直至对 FPGA
器件的配置，从而大大简化了设计过程、提高了设计效率，并可以根据实际需要对功能进
行灵活修改。
1、DDS 原理
DDS 是一种从相位概念出发直接合成所需波形的数字频率合成技术。与传统的频率合
成技术相比。DDS 技术具有很高的频率分辨率，可以实现快速的频率变化，并且在频率改
变时能保持相位连续，容易实现对信号频率、相位的多种调制，易于功能扩展和数字化集
成等优点，满足了现代电子系统的许多要求。随着数字技术的飞速发展，DDS 正逐步取代
PLL 锁相环)，得到越来越广泛的应用口正弦信号可以用下式来描述:
式(1)中的时间 t 是连续的，为了用数字方式实现，必须进行离散化处理。
用周期为 Tclk 的基准时钟对信号进行采样，采样周期为 Tdk 采样频率 Fclk=l/Tclk)。
不难看出，连续两次采样之间的相位增量为:
将整个周期分成 2"份，则相位的量化单位 S=2×3.14/2"。若△=S，代人式(2)可得
fo=fIk/2"。更一般的情况是△为 S 的 M 倍，即可得到输出信号的频率:M 称为频率控制字
(tuning word)。由式(3)可见，M 决定了输出信号的频率，且两者是简单的线性关系。可
以看出，当采样频率一定时，通过控制两次连续采样之间的相位增量(即通过频率控制字
M)，即可控制离散波形序列的频率：
M 经保持和滤波后，可唯一地恢复出此频率的模拟信号。图 1 是 DDS 的基本结构。相
位累加器可在每一个时钟周期来临时将频率控制字 M 所决定的相位增量累加一次，如果记
数大于 2"，则自动溢出;LUT(查找表)实际上是一个存储器(ROM)，其中存储着一个周期正
弦波的幅度量化数据，用于实现从相位到幅度的转换。相位累加器的输出作为 LUT 的地址
值,LUT 根据输人的地址(相位)信息读出幅度信号，送到 D/A 转换器中转换为模拟量，最后
通过滤波器输出一个平滑的模拟信号。
评论7