没有合适的资源?快使用搜索试试~ 我知道了~
首页c_ug949-vivado-design-methodology.pdf
资源详情
资源评论
资源推荐

UltraFast 设计方法指南 2
UG949 (v2019.1) 2019 年 6 月 26 日 china.xilinx.com
修订历史
下表列出了本文档的修订历史。
章节 修订总结
2019 年 6 月 26 日 2019.1 版
“关于 UltraFast 设计方法” 增加了《UltraFast 设计方法时序收敛快捷参考指南》 (UG1292)
的参考
“SLR 利用率考虑因素” 更新示例。
“自动流水线考虑因素” 新增章节。
图 3-24 更新展示层级建议和 USER_SLR_ASSIGNITION 约束
图 3-62 新增有关 BUFGCE_DIV 时钟之间的安全时序说明。
“Vivado 增量综合流程” 新增章节。
“增量实现流程模式” 新增有关自动增量实现的信息。
“优化分析” 新增 -debug_log 选项。
表 5-1 新增“Severity(严重性)”列和 TIMING-44 与 TIMING-45 检查。
表 5-2 新增“Severity (严重性) ”列和 TIMING-46 检查。
“使用专用块和宏原语最优化路径” 新增最优化选项。
““Device”窗口中“Interconnect Congestion Level”” 新增强化报告信息。
“选择高质量的参考检查点” 新增有关选择不同时序收敛检查点和使用增量综合的信息。
“布局规划考虑因素” 新增有关 IS_SOFT 属性的提示。
“使用硬 SLR 布局规划约束” 新增有关 IS_SOFT 属性的提示。
“使用软 SLR 布局规划约束” 更新了最优化布局的 XDC 约束示例。
“
使用 SLR 交汇寄存器” 新增 USER_SLL_REG 属性。
“针对 SLR 交汇使用自动流水线” 新增章节。
Send Feedback

UltraFast 设计方法指南 3
UG949 (v2019.1) 2019 年 6 月 26 日 china.xilinx.com
目录
第 1 章 : 引言
关于 UltraFast 设计方法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
理解 UltraFast 设计方法概念. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
使用 Vivado Design Suite . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
访问其他技术文档和培训资料. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
第 2 章 : 电路板和器件规划
电路板和器件规划简介. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
PCB 布局建议. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
时钟资源规划与分配. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
I/O 管脚分配设计流程 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
采用 SSI 器件进行设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
采用 HBM 器件进行设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
器件电源因素与系统关联性. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
配置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
第 3 章 : 设计创建
设计创建简介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
定义理想的设计层级. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
RTL 编码指南 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
时钟指南 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
时钟域交汇 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
充分利用 IP 核 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
利用约束 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
第 4 章 : 实现
综合和设计实现简介. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
运行综合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
综合后的步骤 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
实现设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
第 5 章 : 设计收敛
设计收敛简介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
时序收敛 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
分析并解决时序违规. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
应用通用时序收敛技术. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
功耗分析与最优化. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
配置与调试 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
附录 A: 附加资源与法律提示
赛灵思资源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
Send Feedback

UltraFast 设计方法指南 4
UG949 (v2019.1) 2019 年 6 月 26 日 china.xilinx.com
解决方案中心 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
Documentation Navigator 与设计中心 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
参考资料 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
培训资料 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
请阅读:重要法律提示. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
Send Feedback

UltraFast 设计方法指南 5
UG949 (v2019.1) 2019 年 6 月 26 日 china.xilinx.com
第 1 章
引言
关于 UltraFast 设计方法
赛灵思
®
UltraFast™ 设计方法是用于为当今器件优化设计进程的一套最佳实践。这些设计的规模与复杂性需要执行特定
的步骤与设计任务,从而确保设计每一个阶段的成功开展。依照这些步骤,并遵循最佳实践,将帮助您以最快的速度
和最高的效率实现期望的设计目标。
为帮助您有效利用 UltraFast 设计方法的优势,赛灵思提供了下列资源。
• 本指南中描述了各种设计任务、分析与报表特性,以及用于设计创建和收敛的最佳实践。
•UltraFast 设计方法快捷参考指南 (UG1231) [参照 2] 重点介绍易用型双面卡格式的关键设计方法步骤。
• 《UltraFast 设计方法时序收敛快捷参考指南》 (UG1292) [参照 4],其中包含时序收敛的建议,包括运行初始设计检
查、设计基线以及解决时序违规。
•UltraFast 设计方法检查表 (XTP301) [参照 4] 可通过赛灵思 Documentation Navigator 访问,另外也能够以单独电
子数据表的形式查看。您可以借助该检查表认清设计进程中的常见错误与决策点。
• 可以在 Vivado
®
Design Suite 中使用 Tcl 命令 report_methodology,在每个设计阶段做设计方法论相关的设计
规则检查 (DRC)。
•UltraFast 设计方法系统级设计流程框图展示了完整的 Vivado Design Suite 设计流程图,这个可以在赛灵思
Documentation Navigator 中找到。您可以通过单击框图中的设计步骤打开相关文档、辅助材料,以及常见问题解
答,帮助启动设计。
建议:除上述资源外,赛灵思建议在嵌入式设计工作方面参考 《UltraFast 嵌入式设计方法指南》 (UG1046) [参照 5],
而采用 Vivado IP 集成器基于 C 语言 IP 开发复杂系统时使用UltraFast 高层次生产力设计方法指南 (UG1197) [参照 6]。
Send Feedback
剩余231页未读,继续阅读
















安全验证
文档复制为VIP权益,开通VIP直接复制

评论1