没有合适的资源?快使用搜索试试~ 我知道了~
首页DSP+FPGA架构.doc
资源详情
资源评论
资源推荐

1. DSP 的特点
DSP 作为可编程超大规模集成电路(VLSD)器件,是通过可下载的软件或固件来实现扩
展算法和数字信号处理功能的,其最典型的用途是实现数字图像处理算法。
在硬件上,DSP 最基本的构造单元是被称为 MAC 的乘加器。它通常被集成在数据通
道中,这使得指令周期时间可以跟硬件的算术周期时间相同。
DSP 芯片丰富的片内资源,大容量的 SRAM 作为系统的高速缓存,高达 64 位的数据
总线使系统具有很高带宽等。
在片外支持大容量存储器,图像处理中往往有大量数据需要处理,这就要求系统具有
大容量的存储器,实时处理图像时要求存储器有很高的存取速度,在这一点上 DSP 实现了
与 目 前 流 行 的 SDRAM 、 SBSRAM 等 高 速 大 容 量 存 储 器 的 无 缝 连 接 , 同 时 还 支 持
SRAM、FIFO 等各种类型的存储器。为满足便携式器件无电保存数据的要求, DSP 芯片
还提供了诸闪速存储器、铁电存储器等的无缝接口。
当前,大多数的 DSP 芯片采用改进的哈佛结构,即数据总线和地址总线相互分离,使
得处理指令和数据可以同时进行,提高了处理效率。
另外还采用了流水线技术,将取指、取操作数、执指等步骤的指令时间可以重叠起来,
大大提高运算速度。
1.1. 修正的哈佛结构
DSP 芯片采用修正的哈佛结构(Havardstructure),其特点是:
1) 程序和数据具有独立的存储空间、程序总线和数据总线,非常适合实时的数字信
号处理。
2) 同时,这种结构使指令存储在高速缓存器中(Cache),节约了从存储器中读取指
令的时间,提高了运行速度。
1.2. 专用的乘法器
一般的算术逻辑单元 ALU(Arithmetic and Logic Unit)的乘法(或除法)运算由加法和移
位实现,运算速度较慢。

DSP 设置了专用的硬件乘法器、多数能在半个指令周期内完成乘法运算,速度已达每
秒数千万次乃至数十亿次定点运算或浮点运算,非常适用于高度密集、重复运算及大数据
流量的信号处理。
1.3. 特殊的指令设置
DSP 在指令系统中设置了“循环寻址”(Circular addressing)及“位倒序”(bit—reversed)等
特殊指令,使寻址、排序及运算速度大大提高。
另外,DSP 指令系统的流水线操作与哈佛结构相配合,把指令周期减小到最小值,增
加了处理器的处理能力。
尽管如此,DSP 芯片的单机处理能力还是有限的,多个 DSP 芯片的并行处理已成为
研究的热点。
2. FPGA 与 DSP 之间的通信

剩余14页未读,继续阅读















安全验证
文档复制为VIP权益,开通VIP直接复制

评论0