高速高精度 ADC 的驱动电路
1 前言
在数据采集过程中，不可避免地会有高频干扰信号的存在。 当这些信号的频率超过纳
奎斯特频率时，数字信号中就会出现不可预料的干扰，即频率混叠。为了最大程度地抑制
或消除混叠现象对动态测控系统数据采集的影响，就需要利用抗混叠滤波器将无用信号进
行衰减和滤除
[1]
。
设计抗混叠滤波器需要考虑的因素有：截至频率、品质因数、滚降特性等。王刚等人
的两种抗混叠滤波电路的运用一文
[2]
，主要阐述了数据采集系统中对信号进行抗混叠滤波
的必要性，介绍了两种低成本、使用简单的抗混叠滤波器的设计方法；刘洪涛等人的高品
质滤波器一文
[3]
，主要介绍的是在采样系统中如何用分离元件和集成电路芯片来设计抗混
叠滤波器的方法；彭永胜等人的高品质滤波器的设计一文中
[4]
，是通过计算分析巴特沃斯
滤波器、贝塞尔滤波器等的频率特性、品质因数、频率比例因子特性，优化抗混叠滤波器
的设计。这些文章只局限在对滤波器本身的设计和性能的改进上，对于 A/D 转换器周围电
路的要求以及非线性电容并未加以考虑，这种有局限的设计方法在高速高精度的数据采集
系统中显然是不合理的。
李刚等在高精度数据采集中抗混叠滤波器的设计一文
[5]
中，考虑到非线性电容，提出
了无源抗混叠滤波器对前级运算放大器驱动能力要求提高的问题。本文对高速高精度数据
采集系统中抗混叠滤波器，对前级驱动放大器的驱动能力的要求进行进一步的讨论。
目前，抗混叠滤波电路对运放驱动能力的要求提高，主要是因为高速高精度数据采集
系统中一般都加入了采样保持电路（由简单电阻电容组成）或者是在ＡＤＣ内部集成了采
样保持器
[6]
。为了方便但不失一般性，下面以 ADI 公司的微处理器 ADuC841
[7]
为例，其内
部集成了一个 12 位的 ADC，ADC 的内部集成有采样保持电路，本文以其主要参数讨论高
速高精度的 ADC 驱动问题。但讨论限于单端驱动的情况，对双端驱动同样有参考价值。
2 无源抗混叠滤波器的驱动
图 1 所示为前级运放驱动无源抗混叠滤波电路的简单示意图
[7]
。开关 K 和电容 C
2
构成
了集成在 ADC 中的采样保持电路，当开关断开时处于保持阶段；开关闭合时为采样阶段。
无源抗混叠滤波器的设计中，考虑最差的情况，假设 ADC 前后两次转换之间，模拟量
的 输入 值 相 差 （ 即加到 C
2
上 的电 压 值 ） 最 大即为 5V 。 为保 证 C
1
对 C
2
的 分压 小 于
1LSB=5/2
12
，假设要求 C
1
=ａ C
2
，这样 C
1
对 C
2
的分压为 U
C1
=1/ａ U
C2
，U
C2
最大为 5V，由
C
1
分压所造成的误差最大为 U
C1
=5/ａ，令 5/ａ<5/2
12
=1LSB，即 a>2
12
，C
1
>4096C
2
。
在实际
应用时，由于采样频率往往高于信号中的最高频率数倍（>2）以上和高频信号频率往往幅
值较低，对电容 C
1
的要求 C
1
>2
12
C
2
可以适当的放宽。为保证测量的可信度，后面都同上考
察最差情况，实际应用中可适当放宽要求。
在 ADuC841 中 的 电 容 C2 的 值 为 32pF ， C
1
≥4096C
2
=131072pF ， 取 标 称 值
C
1
=0.22uF。
现有的运算放大器对容性负载的驱动能力有限，当 R 较小 C
1
值较大时，运放驱动大容
性负载时可能会产生振荡。AD8024 是一种四元组 350MHz、24V 的放大器，据其数据
1
ljjly123
- 粉丝: 0
- 资源: 23
我的内容管理
收起
- 我的资源
快来上传第一个资源
我的收益 登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏 
我的下载 
下载帮助
会员权益专享
最新资源
- stc12c5a60s2 例程
- Android通过全局变量传递数据
- c++校园超市商品信息管理系统课程设计说明书(含源代码) (2).pdf
- 建筑供配电系统相关课件.pptx
- 企业管理规章制度及管理模式.doc
- vb打开摄像头.doc
- 云计算-可信计算中认证协议改进方案.pdf
- [详细完整版]单片机编程4.ppt
- c语言常用算法.pdf
- c++经典程序代码大全.pdf
- 单片机数字时钟资料.doc
- 11项目管理前沿1.0.pptx
- 基于ssm的“魅力”繁峙宣传网站的设计与实现论文.doc
- 智慧交通综合解决方案.pptx
- 建筑防潮设计-PowerPointPresentati.pptx
- SPC统计过程控制程序.pptx
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
评论0