没有合适的资源?快使用搜索试试~ 我知道了~
首页用CPU配置Altera公司的FPGA
目前很多产品都广泛用了FPGA,虽然品种不同,但编程方式几乎都一样:利用专用的EPROM对FPGA进行配置。专用的EPROM价格不便宜,且大不跟上都是一次性OPT方式编程。一旦更改FPGA设计,代价不小。 为了进一步降低产品的成本和升级成本,可以考虑利用板上现有CPU子系统中空闲的ROM空间存放FPGA的配置数据,并由CPU模拟专用EPROM对FPGA进行配置。 本文将以PowerPC860和EP1K30为例,讲解如何利用CPU来配置FPGA。
资源详情
资源评论
资源推荐

用 CPU 配置 Altera 公司的 FPGA
一. 概 述
目前很多产品都广泛用了 FPGA,虽然品种不同,但编程方式几乎都一样:利用专
用的 EPROM 对 FPGA 进行配置。专用的 EPROM 价格不便宜,且大不跟上都是一
次性 OPT 方式编程。一旦更改 FPGA 设计,代价不小。 为了进一步降低产品的成本
和升级成本,可以考虑利用板上现有 CPU 子系统中空闲的 ROM 空间存放 FPGA 的
配置数据,并由 CPU 模拟专用 EPROM 对 FPGA 进行配置。 本文将以
PowerPC860 和 EP1K30 为例,讲解如何利用 CPU 来配置 FPGA。
CPU 配置 FPGA 的优点
与 Conguration EPROM 方式相比本设计有如下优点:
1. 降低硬件成本——省去了 FPGA 专用 EPROM 的成本,而几乎不增加其他成本。
以 ALTERA 的 10K 系列为例,板上至少要配一片以上的 EPC1,每片 EPC1 的价格
要几十元,容量 1M 位。提供 1Mb 的存储空间,对于大部分单板来说(如 860 系统
的单板),是不需要增加硬件的。即使增加 1Mb 存储空间,通用存储器也会比
FPGA 专用 EPROM 便宜。
2. 可多次编程——FPGA 专用 EPROM 几乎都是 OTP,一旦更换 FPGA 版本,旧
版本的并不便宜的 EPROM 只能丢弃。如果使用本设计对 FPGA 配置,选用可擦除
的通用存储器保存 FPGA 的编程数据,更换 FPGA 版本,无须付出任何硬件代价。
这也是降低硬件成本的一个方面。
3. 实现真正"现场可编程"--FPGA 的特点就是"现场可编程",只有使用 CPU 对
FPGA 编程才能体现这一特点。如果设计周全的话,单板上的 FPGA 可以做到在线
升级。
4. 减少生产工序--省去了对"FPGA 专用 EPROM"烧结的工序,对提高生产率,降
低生产成本等均有好处。对于双面再流焊的单板,更可省去手工补焊 DIP 器件的工
序。

当然,与 Conguration EPROM 方式相比也有一些需要注意的的地方:
1. 需要 CPU 提供 5 根 I/O 线--一般来说,这并不困难。对于 MPC860 一类的 CPU
来说,区区 5 根 I/O 线是不成问题的。即使是某些设计中实在没有多余的 I/O 供配置
使用,也可通过板上的 PLD 扩展。虽然这样做可能会增加成本,但获得的真正"现
场可编程"的功能是非常宝贵的。
2. CPU 的 Boot 应不依赖于 FPGA--这在单板设计时需要特别考虑的。由于 CPU
对 FPGA 进行配置所需的资源很少,这一点比较容易做到。
设计摘要
本设计严格按照 FPGA 的 PS 配置流程进行,并在配置过程中始终监测工作状态,在
完善的软件配合下,可纠正如上电次序导致配置不正常等错误。因此,采用此方法
对 FPGA 进行配置,性能将优于 Conguration EPROM 方式。
本设计是利用板上现有 CPU 子系统中空闲的 ROM 空间存放 FPGA 的配置数据,并
由 CPU 模拟专用 EPROM 对 FPGA 进行配置,以降低硬件成本并实现 FPGA 的在线
升级。
本设计已在 MPC860 和 EP1K30 环境下完成验证,适用于有 5 个多余 I/O 的 CPU
对 Altera FPGA 的配置。
参考资料
ALTERA:AN-116 Conguring SRAM-Based LUT Devices
ALTERA: ACEX 1K Programmable Logic Device Family
二. 硬件设计
1.配置基本原理
RAM-Based FPGA 由于 SRAM 工艺的特点,掉电后数据会消失。因此,每次系统上电后,均需对 FPGA 进行
配置。对于 Altera 的 FPGA,配置方法可分为:专用的 EPROM (Conguration EPROM)、PS(Passive
serial 无源串行)、PPS(Passive parallel synchronous 无源同步并行)、PPA(Passive parallel

asynchronous 无源异步并行)、JTAG(不是所有器件都支持)。
本设计采用 PS 方式对 FPGA 进行配置,是基于如下几个方面的考虑:
1. PS 方式连线最简单
2. 与 Conguration EPROM 方式可以兼容(MSEL0、1 设置不变)
3. 与并行配置相比,误操作的几率小,可靠性高
只需利用 CPU 的 5 个 I/O 线,就可按图 2 所指示的时序对 FPGA 进行 PS 方式的配置。
2.配置电路的连接
CPU 仅需要利用 5 个 I/O 脚与 FPGA 相连,就实现了 PS 方式的硬件连接,具体信号见下表(信号方向从 CPU
侧看):
信号名
I/O
说明
Data0
O
conguration data
DCLK O conguration clock
nCONFI
G
O device reset (a low to high transition starts the
conguration within the device)
剩余14页未读,继续阅读















安全验证
文档复制为VIP权益,开通VIP直接复制

评论0