基于基于FPGA的高速实时数据采集系统设计的高速实时数据采集系统设计
这里给出一种基于FPGA的同步采集、实时读取采集数据的数据采集方案，提高了系统采集和传输速度。FPGA
作为数据采集系统的控制器，其主要完成通道选择控制、增益设置、A／D转换控制、数据缓冲异步FIFO四部分
功能。
0引言
随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分。在信号测量、图
像处理、音频信号处理等一些高速、高精度的测量中都需要进行高性能的数据采集。
传统的数据采集系统往往采用单片机或数字信号处理器(DSP)作为控制器，控制模／数转换器(ADC)、存储器和其他外围电路
的工作。但由于单片机本身的指令周期以及处理速度的影响，其时钟频率较低，各种功能都要靠软件的运行来实现，软件运行
时间在整个采样时间中占有很大的比例，效率较低，很难满足系统对数据采集系统实时性和同步性的要求。然而基于DSP的
数据采集系统，虽然处理速度快，但成本较高，过于频繁的中断会使CPU的效率降低，响应速度变差。
采用可编程逻辑器件设计数据采集系统，具有开发周期短，集成度高，功耗低，工作频率高，设计费用低，编程配置灵活等一
系列优点。此外，还可以在FPGA芯片内进行采集控制、缓冲、处理、传输控制、通信。但采用FPGA作为数据采集系统的控
制器也存在一些问题，主要是一般都要外挂数据缓冲区，降低了系统的传输速度，同时增加了成本。这里给出一种基于FPGA
的同步采集、实时读取采集数据的数据采集方案，提高了系统采集和传输速度。FPGA作为数据采集系统的控制器，其主要完
成通道选择控制、增益设置、A／D转换控制、数据缓冲异步FIFO四部分功能。
1主要器件的选取
1.1可编程增益放大器的选取
由于传感器输出的信号一般比较微弱，为了能利用模／数转换器的满量程分辨率，需要将传感器输出的微弱信号放大，由于每
个通道输出的信号一般不同，所以对每个通道提供的放大倍数也要不同。选用可编程增益放大器PGA202／203级联来为各个
通道提供不同的放大倍数。PGA202／203是增益可数字控制的单片集成放大器，其中PGA202的增益范为1，10，100，1
000(10进制)；PGA203的增益范为1，2，4，8(二进制)。采用PGA202／203级联可实现1～8 000等16种不同的放大倍数，完
全能满足对不同信号采用不同的放大倍数以及对较宽范围内信号的检测要求以及微弱信号的采集的要求。
1.2 A／D转换器的选取
A／D转换器决定数据采集系统的精度和分辨率，所以A／D转换器的选取尤为重要。选取A／D转换器需要考虑的因数主要有
分辨率、精度、速度、电源要求、接口及转换器的类型等。
因逐次逼近型A／D转换器具有转换速度快，精度较高，灵活和价格适中的特点，因此综合考虑精度、速度和成本后，选用选
用TI公司生产的专门用于数据采集系统的逐次逼近型16位A／D转换器ADS8322。其主要性能指标如下：分辨率为16位；采样
率最大为500 kHz；内带2.5 V的基准源；单极性输入；内带采样保持器；低功耗；在采样率为500 kHz时，功耗为85 mW；16
位数据并行输出。ADS8322的最小时钟周期为100 ns；最大采集时间为0.4μs；最大转换时间为1.6μs；最大数据通过率为500
kHz。从由AD8322的性能指标可以看出，ADS8322非常适合用于高速、高精度的数据采集系统中。
1.3 FPGA芯片的选取
FPGA主要用于控制整个系统协调工作。作为数据采集系统的控制器，主要负责控制A／D工作转换、通道选择、增益设置、
作为数据采集系统的缓冲存储器等。综合考虑芯片性能和成本，选用Altera公司的新一代低成本FPGA-CycloneⅡ系列
EP2C50F484芯片，CycloneⅡFPGA是基于StratixⅡ的90 nm工艺推出的低成本FPGA。其在Cyclone的基础上增加了硬的DSP
块，最大的CycloneⅡ规模是Cyclone的3倍，在芯片总体性能上要优于Cyclone系列器件。EP2C50F484芯片具有50 528个逻辑
单元，86个嵌入式18×18乘法器模块，4个锁相环，129个M4K RAM，4个时钟控制块，16个全局时钟网络，总的RAM空间为
594 432位，最大用户可用I／O引脚数294个。使得CycloneⅡ适合用于复杂逻辑以及有存储、缓冲功能的数据采集系统中。
2系统整体结构
系统整体框图如图1所示。
整个系统由信号调理、采集转换、定时和逻辑控制、缓冲存储、以及高速数据传输接口等部分组成。信号调理电路主要包括信
号放大和信号滤波电路，因为传感器输出的信号通常比较微弱，为了能充分利用A／D转换器的满量程分辨率，就需要对输入
信号进行放大。由于对不同的输入信号一般需要不同的放大倍数，所以信号放大选用可编程增益放大器来完成。可编程增益放
大器的放大倍数由FPGA编程控制；信号滤波则根据香农定理的要求。考虑到A／D的转换速率，对输入信号的带宽进行限
制，以防止采样信号产生“混叠现象”；采集转换是用ADS8322转换芯片完成模拟信号的数字化；定时和逻辑以及缓冲存储都由
FPGA来完成。FPGA主要负责采集通道的选择、可编程增益放大倍数的控制、A／D转换器的控制、采集数据的缓冲存储等任
务。高速数据传输总线选用USB总线，USB总线可即插即用。USB 2.0协议中，数据传输速率最大可达480 Mb／s，这完全能
满足高速数据采集和传输的要求。
基于Verilog设计的自动数据采集系统由硬件控制A／D转换器以及自动向FIFO存储器中存储数据。采样频率由FPGA的输出时
钟决定，当FIFO中的数据写满时，FIFO的满标志(FULL)置1，数据通过USB总线传输到计算机进行存储，以待后续处理。由
于先存人FIFO的数据先输出，所以采集不会中断，从而能实现连续的实时数据采集和实时数据处理。
评论1