边界扫描介绍.doc（边界扫描（BoundaryScan））_边界扫描分析仪的型号 - CSDN文库

需积分: 50 86 浏览量更新于2023-03-03 评论 1 收藏 858KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

边界扫描介绍

边界扫描（Boundary Scan）测试发展于上个世纪 90 年代，随着大规模集成电路的

出现，印制电路板制造工艺向小，微，薄发展，传统的 ICT 测试已经没有办法满足这类产

品的测试要求。由于芯片的引脚多，元器件体积小，板的密度特别大，根本没有办法进行

下探针测试。一种新的测试技术产生了，联合测试行为组织（Joint Test Action Group）

简称 JTAG 定义这种新的测试方法即边界扫描测试。

随着表面贴装技术的使用，印制电路板（PCB）的密度越来越高，已不易采用传统的

针床测试技术。而增加电路测试点、对复杂电路增加附加的测试电路来进行单独测试等方

法只是对传统方法的改进，对提高电路可测性十分有限且通用性较差。为提高电路和系统

的可测试性，1985 年菲利浦电子公司首先倡议并联合欧洲、北美和亚洲其他电子设备制

造公司组建了联合测试行动组（Jo int TestA ction Group，JTA G）。1990 年 2 月 JTA

G 与 TEEE 标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的 IEEE114911

1990 标准。该标准要求在集成电路中加入边界扫描电路。在板级测试时，可以在模式选

择的控制下，构成一条就集成电路边界绕行的移位寄存器链，对板内集成电路的所有引脚

进行扫描，通过将测试数据串行输入到该寄存器链的方法，检查发现印刷电路板上的器件

焊接故障和板内连接故障，极大地方便了系统电路的调试。IEEE114911 标准的推广应用

引起测试设备和测试系统的重大变革，边界扫描测试技术正日益成为超大规模集成电路的

主流测试技术。

边界扫描测试有 2 大优点：一个是方便芯片的故障定位，迅速准确地测试两个芯片管

脚的连接是否可靠，提高测试检验效率;另一个是，具有 JTA G 接口的芯片，内置一些预先

定义好的功能模式，通过边界扫描通道使芯片处于某个特定的功能模式，以提高系统控制

的灵活性和方便系统设计。

边界扫描技术的含义

边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。所谓“边界”是

指测试电路被设置在集成电路器件功能逻辑电路的四周，位于靠近器件输入、输出引脚的

边界处。所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一个串行移位寄

存器，这种串行移位寄存器被叫做“扫描路径”，沿着这条路径可输入由“ 1”和“0”组成的各

种编码，对电路进行“扫描”式检测，从输出结果判断其是否正确。

边界扫描的硬件结构

BST 的核心思想是在芯片管脚和芯片内部逻辑之间，即紧挨元件的每个输入、输出引

脚处增加移位寄存器组，在 PCB 的测试模式下，寄存器单元在相应的指令作用下，控制输

出引脚的状态，读入输入引脚的状态，从而允许用户对 PCB 上的互连进行测试。BST 电路

主要包括指令寄存器（IR）、旁路寄存器（BR）、边界扫描寄存器（BSR）和测试访问端

口（TA P）控制器。BST 电路一般采用 4 线测试总线接口，如图 1 所示，如果测试信号中

有复位信号（nTRST），则采用 5 线测试总线接口。5 个信号分别为：测试数据输入总线

（TD I），测试数据输入至移位寄存器（SR）;测试数据输出总线（TDO），测试数据从

SR 移出;测试时钟总线（TCK）;测试模式选择总线（TM S），控制各个测试过程，如选

边界扫描数据寄存器至少应该包括 3 种：边界扫描寄存器、器件标识寄存器和旁路寄

存器。

（1）边界扫描寄存器构成边界扫描路径，他的每一个单元由存储器、发送 ö 接收器

和缓冲器组成。边界扫描单元置于集成电路的输入 ö 输出端附近，并首尾相连构成一个移

位寄存器链，首端接 TD I，末端接 TDO。在测试时钟 TCK 的作用下，从 TD I 加入的数据

可以在移位寄存器链中移动进行扫描。

边界扫描单元（BSC）基本结构如图 3 所示。其主要作用是加载测试向量和捕捉测试

响应。MU X2 由 M ode 信号控制，M ode 信号为 0 时，可以使单元的数据输出与数据输

入相连;为 1 时，数据输出端的数据是 DFF2 的输出信号，与数据输入端的信号无关。

Shift 信号控制 MU X1，为 0 时，DFF1 采样数据输入端的信号;为 1 时，进行移位。BSC

的工作按照以下 4 个步骤进行：MU X1 在 Shift DR 模式，移入新的测试向量;MU X2 在

U pdate DR 模式，加载测试向量到单元的数据输出端;MU X1 在 Cap ture DR 模式，捕

捉单元并行输入端的响应;MU X1 在 Shift DR 模式，移出响应。

（2）器件识别寄存器（ID）有 32 位，其中 31～28 位是版本号，27～12 位是器

件序列号，11～1 位是厂家标识，第 0 位为 1。借助他可以辨别板上元器件的生产商，还

可以通过他来测试是否将正确的器件安装在 PCB 板的正确位置。器件标识寄存器和边界扫

描寄存器可以使用相同的边界扫描单元。

（3）旁路寄存器（BR）只有 1 位，他提供了一条从 TD I 到 TDO 之间的最短通道，

用来将不参加串行扫描的数据寄存器的数据旁路掉，以减少不必要的扫描时间。旁路寄存

器的结构如图 4 所示。在 Shift DR 模式下，数据直接从 Data in 到 Data out，而不经过

任何边界扫描寄存器。

指令寄存器

指令寄存器由串移位级和并行锁存级组成，进行指令的译码，两位指令的指令寄存器

的结构如图 5 所示。其位数由所选指令数决定，常用指令很多。 DFF1 和 DFF2 在 Cap

ture IR 和 Shift IR 的控制下，进行两位指令译码，在 U pdate IR 模式下指令数据加载到

指令输出端，高位在 IR out1，低位在 IR out2。IEEE114911 标准中定义了大量指令，

有必须的，有可选的，而且也允许定义更多特定设计的指令来扩展测试逻辑的功能。

剩余16页未读，继续阅读

评论0

YGLeeeon

粉丝: 13
资源: 5

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈