STM32L431参考手册.pdf_stm32l431中文手册,stm32l431中文资料

需积分: 50 3.2k 浏览量更新于2023-05-27 评论 2 收藏 17.39MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

May 2016 DocID027229 Rev 2 1/1466

RM0392

Reference manual

STM32L4x1 advanced ARM

-based 32-bit MCUs

Introduction

This reference manual targets application developers. It provides complete information on

how to use the STM32L4x1 microcontroller memory and peripherals.

The STM32L4x1 is a family of microcontrollers with different memory sizes, packages and

peripherals.

For ordering information, mechanical and electrical device characteristics please refer to the

corresponding datasheets.

For information on the ARM

Cortex

-M4 core, please refer to the Cortex

-M4 Technic al

Reference Manual.

Related documents

• Cortex

-M4 Technical Reference Manual, available from: http://infocenter.arm.com

• STM32L471xx datasheet

• Cortex

-M4 programming manual (PM0214)

www.st.com

STM32L4x1编程参考手

册

DocID027229 Rev 2 2/1466

RM0392 Contents

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

1.1 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

1.2 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

1.3 Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

1.4 Product category definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

2 System and memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

2.1.1 S0: I-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

2.1.2 S1: D-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

2.1.3 S2: S-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

2.1.4 S3, S4: DMA-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

2.1.5 BusMatrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

2.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

2.2.2 Memory map and register boundary addresses . . . . . . . . . . . . . . . . . . 62

2.3 Bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.4 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

2.4.1 SRAM2 Parity check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

2.4.2 SRAM2 Write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

2.4.3 SRAM2 Read protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

2.4.4 SRAM2 Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

2.5 Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

2.6 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

3 Embedded Flash memory (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.2 FLASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.3 FLASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.3.1 Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.3.2 Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

3.3.3 Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

3.3.4 Adaptive real-time memory accelerator (ART Accelerator™) . . . . . . . . 76

Contents RM0392

3/1466 DocID027229 Rev 2

3.3.5 Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

3.3.6 Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . . 80

3.3.7 Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . . 81

3.3.8 Read-while-write (RWW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

3.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

3.4.1 Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

3.4.2 Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

3.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

3.5.1 Read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

3.5.2 Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . . 97

3.5.3 Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

3.6 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

3.7 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

3.7.1 Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . 100

3.7.2 Flash Power-down key register (FLASH_PDKEYR) . . . . . . . . . . . . . . 101

3.7.3 Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

3.7.4 Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . 102

3.7.5 Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

3.7.6 Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

3.7.7 Flash ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 106

3.7.8 Flash option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . . 107

3.7.9 Flash Bank 1 PCROP Start address register (FLASH_PCROP1SR) . 109

3.7.10 Flash Bank 1 PCROP End address register (FLASH_PCROP1ER) . . 109

3.7.11 Flash Bank 1 WRP area A address register (FLASH_WRP1AR) . . . . 110

3.7.12 Flash Bank 1 WRP area B address register (FLASH_WRP1BR) . . . . 110

3.7.13 Flash Bank 2 PCROP Start address register (FLASH_PCROP2SR) . 111

3.7.14 Flash Bank 2 PCROP End address register (FLASH_PCROP2ER) . . 111

3.7.15 Flash Bank 2 WRP area A address register (FLASH_WRP2AR) . . . . 112

3.7.16 Flash Bank 2 WRP area B address register (FLASH_WRP2BR) . . . . 112

3.7.17 FLASH register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

4 Firewall (FW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115

4.2 Firewall main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115

4.3 Firewall functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116

4.3.1 Firewall AMBA bus snoop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

DocID027229 Rev 2 4/1466

RM0392 Contents

4.3.2 Functional requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

4.3.3 Firewall segments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

4.3.4 Segment accesses and properties . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

4.3.5 Firewall initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

4.3.6 Firewall states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

4.4 Firewall registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

4.4.1 Code segment start address (FW_CSSA) . . . . . . . . . . . . . . . . . . . . . . 122

4.4.2 Code segment length (FW_CSL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

4.4.3 Non-volatile data segment start address (FW_NVDSSA) . . . . . . . . . . 123

4.4.4 Non-volatile data segment length (FW_NVDSL) . . . . . . . . . . . . . . . . . 123

4.4.5 Volatile data segment start address (FW_VDSSA) . . . . . . . . . . . . . . . 124

4.4.6 Volatile data segment length (FW_VDSL) . . . . . . . . . . . . . . . . . . . . . . 124

4.4.7 Configuration register (FW_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

4.4.8 Firewall register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

5 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

5.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

5.1.1 Independent analog peripherals supply . . . . . . . . . . . . . . . . . . . . . . . . 128

5.1.2 Independent I/O supply rail . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

5.1.3 Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

5.1.4 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.1.5 Dynamic voltage scaling management . . . . . . . . . . . . . . . . . . . . . . . . 131

5.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

5.2.1 Power-on reset (POR) / power-down reset (PDR) / brown-out reset

(BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

5.2.2 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . 132

5.2.3 Peripheral Voltage Monitoring (PVM) . . . . . . . . . . . . . . . . . . . . . . . . . 133

5.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

5.3.1 Run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.3.2 Low-power run mode (LP run) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.3.3 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

5.3.4 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

5.3.5 Low-power sleep mode (LP sleep) . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.3.6 Stop 0 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

5.3.7 Stop 1 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

5.3.8 Stop 2 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

5.3.9 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

Contents RM0392

5/1466 DocID027229 Rev 2

5.3.10 Shutdown mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

5.3.11 Auto-wakeup from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . 153

5.4 PWR registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

5.4.1 Power control register 1 (PWR_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . 154

5.4.2 Power control register 2 (PWR_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . 155

5.4.3 Power control register 3 (PWR_CR3) . . . . . . . . . . . . . . . . . . . . . . . . . 156

5.4.4 Power control register 4 (PWR_CR4) . . . . . . . . . . . . . . . . . . . . . . . . . 157

5.4.5 Power status register 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 158

5.4.6 Power status register 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 159

5.4.7 Power status clear register (PWR_SCR) . . . . . . . . . . . . . . . . . . . . . . . 161

5.4.8 Power Port A pull-up control register (PWR_PUCRA) . . . . . . . . . . . . . 161

5.4.9 Power Port A pull-down control register (PWR_PDCRA) . . . . . . . . . . 162

5.4.10 Power Port B pull-up control register (PWR_PUCRB) . . . . . . . . . . . . . 162

5.4.11 Power Port B pull-down control register (PWR_PDCRB) . . . . . . . . . . 163

5.4.12 Power Port C pull-up control register (PWR_PUCRC) . . . . . . . . . . . . 163

5.4.13 Power Port C pull-down control register (PWR_PDCRC) . . . . . . . . . . 164

5.4.14 Power Port D pull-up control register (PWR_PUCRD) . . . . . . . . . . . . 164

5.4.15 Power Port D pull-down control register (PWR_PDCRD) . . . . . . . . . . 165

5.4.16 Power Port E pull-up control register (PWR_PUCRE) . . . . . . . . . . . . . 165

5.4.17 Power Port E pull-down control register (PWR_PDCRE) . . . . . . . . . . 166

5.4.18 Power Port F pull-up control register (PWR_PUCRF) . . . . . . . . . . . . . 166

5.4.19 Power Port F pull-down control register (PWR_PDCRF) . . . . . . . . . . 166

5.4.20 Power Port G pull-up control register (PWR_PUCRG) . . . . . . . . . . . . 167

5.4.21 Power Port G pull-down control register (PWR_PDCRG) . . . . . . . . . . 167

5.4.22 Power Port H pull-up control register (PWR_PUCRH) . . . . . . . . . . . . 168

5.4.23 Power Port H pull-down control register (PWR_PDCRH) . . . . . . . . . . 168

5.4.24 PWR register map and reset value table . . . . . . . . . . . . . . . . . . . . . . . 170

6 Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

6.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

6.1.1 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

6.1.2 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

6.1.3 Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

6.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

6.2.1 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

6.2.2 HSI16 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

6.2.3 MSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180

剩余1465页未读，继续阅读

dlhsdx

粉丝: 0
资源: 8

会员权益专享

STM32L431参考手册.pdf

评论0

会员权益专享

最新资源

STM32L431参考手册.pdf

评论0

stm32L431 datasheet.pdf

STM32H7x3和STM32H750单片机参考手册.pdf

STM32L0x中文参考手册.pdf

STM32HAL库函数用户手册.pdf

STM32F030参考手册cn.pdf

STM32H750参考手册.pdf

STM32系列产品选型手册.pdf

STM32中文参考手册 .pdf

STM32F4xx中文参考手册.pdf

STM32中文参考手册.pdf

STM32F103数据手册中文.pdf

STM32F0xx中文参考手册.pdf

STM32L151xx，STM32L152xx和STM32L162xx的Flash和EEPROM的编程手册.pdf

stm32l431如何实现串口升级

STM32F10x-中文参考手册.pdf

12.Thumb2指令集速查卡.pdf

STM32F103中文教程及参考手册.pdf

会员权益专享

最新资源