西门子S7-1200 SCL编程指令手册.pdf

SCL

该章节包括以下主题的信息:

• 位逻辑运算 (S7-1200, S7-1500)

• 定时器操作 (S7-1200, S7-1500)

• 计数器操作 (S7-1200, S7-1500)

• 比较运算 (S7-1200, S7-1500)

• 数学函数 (S7-1200, S7-1500)

• 移动操作 (S7-1200, S7-1500)

- 1 -

位逻辑运算

该章节包括以下主题的信息:

• R_TRIG:检测信号上升沿 (S7-1200, S7-1500)

• F_TRIG:检测信号下降沿 (S7-1200, S7-1500)

- 2 -

R_TRIG:检测信号上升沿

说明

使用“检测信号上升沿”指令，可以检测输入 CLK 的从“0”到“1”的状态变化。 该指令将输入 CLK 的当前值

与保存在指定实例中的上次查询（边沿存储位）的状态进行比较。 如果该指令检测到输入 CLK 的状态

从“0”变成了“1”，就会在输出 Q 中生成一个信号上升沿，输出的值将为 TRUE 或“1”一个周期。

在其它任何情况下，该指令输出的信号状态均为“0”。

将该指令插入程序中时，将自动打开“调用选项”(Call options) 对话框。 在该对话框中，可以指定将边沿

存储位存储在自身数据块中（单背景）或者作为局部变量存储在块接口中（多重背景）。

语法

“检测信号上升沿”指令的语法如下所示：

CLK Input BOOL I、Q、M、D、L

到达信号，将查询该信号的边

沿

Q Output BOOL I、Q、M、D、L 边沿检测的结果

示例

以下示例说明了该指令的工作原理：

SCL

"R_TRIG_DB"(CLK := "TagIn",

Q => "TagOut");

输入 CLK 中变量的上一个状态存储在“R_TRIG_DB”变量中。 如果在操作数“TagIn_1”和“TagIn_2”或在

- 3 -

F_TRIG:检测信号下降沿

说明

使用“检测信号下降沿”指令，可以检测输入 CLK 的从“1”到“0”的状态变化。 该指令将输入 CLK 的当前值

与保存在指定实例中的上次查询（边沿存储位）的状态进行比较。 如果该指令检测到输入 CLK 的状态

从“1”变成了“0”，就会在输出 Q 中生成一个信号下降沿，即输出的值将为 TRUE 或“1”一个周期。

在其它任何情况下，该指令输出的信号状态均为“0”。

将该指令插入程序中时，将自动打开“调用选项”(Call options) 对话框。 在该对话框中，可以指定将边沿

存储位存储在自身数据块中（单背景）或者作为局部变量存储在块接口中（多重背景）。

语法

“检测信号下降沿”指令的语法如下所示：

CLK Input BOOL I、Q、M、D、L

Q Output BOOL I、Q、M、D、L 边沿检测的结果

示例

以下示例说明了该指令的工作原理：

SCL

"F_TRIG_DB"(CLK := "TagIn",

Q => "TagOut");

输入 CLK 中变量的上一个状态存储在“F_TRIG_DB”变量中。 如果检测到操作数“TagIn”的信号状态从

- 4 -

定时器操作

该章节包括以下主题的信息:

• TP：生成脉冲 (S7-1200, S7-1500)

• TON：接通延时 (S7-1200, S7-1500)

• TOF：关断延时 (S7-1200, S7-1500)

• TONR：时间累加器 (S7-1200, S7-1500)

• RESET_TIMER：复位定时器 (S7-1200, S7-1500)

• PRESET_TIMER：加载持续时间 (S7-1200, S7-1500)

- 5 -