没有合适的资源?快使用搜索试试~ 我知道了~
首页数电课程设计:数字钟的设计与制作
数电课程设计:数字钟的设计与制作
需积分: 10 225 浏览量
更新于2023-05-25
评论 2
收藏 77KB DOCX 举报
数字钟是用数字集成电路做成的现代计时器,与传统的机械钟相比,它具有走时准确、显示直观(有荧光七段数码显示器)、无机械传动装置等优点。而且钟表的数字化给人们生产生活带来了极大的方便,大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备,甚至各种定时电气的自动启用等。所有这些都是以钟表数字化为基础的。因此,研究数字钟的应用原理及扩大其应用,有着非常现实的意义。
资源详情
资源评论
资源推荐

武汉理工大学《数字电子技术基础》课程设计说明书
1 数字钟
数字钟是用数字集成电路做成的现代计时器,与传统的机械钟相比,它具有走时准
确、显示直观(有荧光七段数码显示器)、无机械传动装置等优点。而且钟表的数字化给人
们生产生活带来了极大的方便,大大地扩展了钟表原先的报时功能。诸如定时自动报警、
按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动
力设备,甚至各种定时电气的自动启用等。所有这些都是以钟表数字化为基础的。因此,
研究数字钟的应用原理及扩大其应用,有着非常现实的意义。
本系统采用振荡器、分频器、计数器、译码器、显示器、校时电路组成。由 LED 七
段数码管来显示译码器所输出的信号。采用了 74LS 系列中小规模集成芯片。总体方案设
计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能,扩展电
路完成数字钟的扩展功能。其设计框图如下:
2 单元电路的设计
2.1 振荡器
1
时显示器 分显示器 秒显示器
时译码器 分译码器 秒译码器
时计数器 分计数器 秒计数器
校时电路
振荡器
分频器

武汉理工大学《数字电子技术基础》课程设计说明书
振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确
程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越
高。
振荡器由 555 定时器构成。在 555 定时器的外部接适当的电阻和电容元件构成多谐
振荡器,再选择元件参数使其发出标准秒信号。555 定时器的功能主要由上、下两个比较
器 C1、C2 的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上
VCC 电压,且控制端VM悬空,则上比较器 C1 的反相端“-”加上的参考电压为 2/3 vcc,下比
较器C 2 的同相端“+”加上的参考电压为 1/3 vcc。若触发端 S的输入电压 V2≤1/3 vcc,
下比较器C 2 输出为“1”电平,RS 触发器的S输入端接受“1”信号,可使触发器输出端 Q 为“1”,
从而使整个 555 电路输出为“1”;若阈值端R的输入电压V 6≥2/3vcc,上比较器C 1 输出为
“1”电平, RS 触发器的R输入端接受“1”信号,可使触发器输出端 Q 为“0”,从而使整个 555 电
路输出为“0”。控制电压端VM外加电压可改变两个比较器的参考电压,不用时,通常将它通
过电容(0.01μ F左右)接地。放电管T 1 的输出端 Q′为集电极开路输出,其集电极最大电流
可达 50 mA,因此,具有较大的带灌电流负载能力。若复位端 RD 加低电平或接地,可使电路
强制复位,不管 555 电路原处于什么状态,均可使它的输出 Q 为“0”电平。只要在 555 定时器
电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。
2

武汉理工大学《数字电子技术基础》课程设计说明书
U1
LM555CM
GND
1
DIS
7
OUT
3
RST
4
VCC
8
THR
6
CON
5
TRI
2
R1 22kΩ
R2
100kΩ
C1
10uF
C2
10nF
VCC
5V
2
0
1
3
VCC
vo
图 2.1 555 振荡器
2.2 时分秒计数器
2.2.1 集成异步十进制计数器 74LS90
集成异步十进制计数器 74LS90 它是二-五-十进制计数器,若将
Q
A
与 CPB 相连从 CPA
输入计数脉冲其输出
Q
D
、
Q
C
、
Q
B
、
Q
A
便成为 8421 码十进制计数器;若将
Q
D
与 CPA 相连,
从 CPB 输入计数脉冲其输出
Q
D
、
Q
C
、
Q
B
、
Q
A
便成为 5421 码十进制计数器。74LS90 具有
异步清零和异步置九功能。当
R
0
全是高电平,R9 至少有一个为低电平时,实现异步清零。
当 R0 至少有一个低电平,R9 全是高电平时,实现异步置九。当 R0、R9 为低电平时,实
现计数功能。
74LS90 的引脚图及功能表如图 2.2。
3

1 2 3 4 5 6 7
CPA NC Q0 Q3 GND Q1 Q2
CPB RD1 RD2 NC Vcc LD1 LD2
74LS90
14 13 12 11 10 9 8
武汉理工大学《数字电子技术基础》课程设计说明书
图 2.2 74LS90 的引脚图
表 2.1 74LS90 的功能表
输 入 输 出
功 能
清 0 置 9 时 钟
Q
D
Q
C
Q
B
Q
A
R01 R02 R91 R92 CPA
CPB
1 1
0
×
×
0
×× 0 0 0 0
清 0
0
×
×
0
1 1
× ×
1 0 0 1
置 9
0 ×
× 0
0 ×
× 0
↓ 1
Q
A
输 出
二进制计数
1 ↓
Q
D
Q
C
Q
B
输出
五进制计数
4
剩余15页未读,继续阅读

















安全验证
文档复制为VIP权益,开通VIP直接复制

评论0