扩频通信系统扩频通信系统CCSK信息调制解调算法设计信息调制解调算法设计
本文采用直序扩频的通信系统具有较高的抗干扰能力，但通信信息速率会大幅下降。因此，在通信速率和抗干
扰之间找到一个平衡点，是扩频通信系统的一个重要技术问题。文中提出了一种CCSK编码解码枝术，该技术可
以有效地提高扩频通信系统的通信速率。
0 引言
在直序扩频系统中，Nbit扩频码只能代表1bit信息，例如发射方发送32 bit的扩频码，接收方经过相关解扩处理后得到的有效信
息为1 bit，信息速率为码速率的1／32。而通过循环移位键控(CCSK)信息编码，就可以用Nbit扩频码代表K位信息，即(N，K)
编码。在采用32 bit扩频码的系统中，通过CCSK编码将原始扩频码循环移位产生32种不同的扩频码，发射方通过发送原始扩
频码的32种不同循环码可以代表5 bit有效数据，这样的编码方式可以使32bit码流携带5bit信息，因此，在码速率不变的前提
下，可比采用直序扩频数据调制的信息速率提高5倍，同样，接收方通过CCSK的相关处理，可以解调出5 bit信息。
1 CCSK信息调制算法设计
所谓CCSK信息编码，就是通过软件算法或硬件电路计算将预发射数据向对应扩频码转换。CCSK编码可以通过数据映射表产
生，也可以通过逻辑电路实时计算产生。
通过CCSK数据映射表实现CCSK编码，其信息转换速率较高、处理操作较少，但需要的硬件资源较多，尤其是对于需要快速
切换扩频码的抗干扰系统，其较大的扩频码集合，需要制作大量对应的CCSK码表，因此，映射表法比较适合通过处理器
(DSP)软件计算产生。而实时计算实现CCSK编码，其资源消耗较少，但处理操作较多。为提高其转换速率，降低转换时间，
应通过FPGA设计相应逻辑电路来实现。下面以32 bit扩频码通信为例，详细介绍实现两种CCSK编码的设计方法。
1．1 CCSK数据映射表
通过表映射实现CCSK编码时，首先要对32 bit扩频码进行数据预处理，以产生32 bit原扩频码的32个循环移位码。假定一个32
bit扩频序列{a0，a1，a2，…，a29，a30，a31}通过右循环移位处理可以得到的32种不同位排列次序的数据如下：
{a0，a1，a2，…，a29，a30，a31}循环右移0次带表数据0
{a31，a0，a1，a2，…，a29，a30} 循环右移1次带表数据1
{a30，a31，a0，a1，a2，…，a29}循环右移2次带表数据2
……
{a1，a2，…，a29，a31，a0}循环右移31次带表数据31
那么，实现循环移位编码的方式如下：
假定原信息数据为N(0≤N≤31)，原扩频码为m(32 bitm序列)，则有32 bit映射扩频码M为：
M=(m>>n)&0xffffffff+(m<<(32-n))&0xffffffff
即当原信息数据为N时，将原m序列右移N位得到的32bit数据与m序列右移32-N位得到的32bit数据相加，就可得到32bit映射扩
频码M。将0～31的5 bit数据代入上式，就可以得到32种M序列构建的CCSK扩频码映射表。对于具有L(L≥0)个可选扩频码集合
的系统，可通过上式计算产生L个由32个元素组成的码表。当系统对原数据进行编码时，即可通过扩频码号L和原数据N，在码
表中提取元素号为32×L+N的映射扩频码。
在一个扩频码集合较大的系统中，计算产生的大量码表需要占用较多数据存储空间。对FPGA而言，存储码表所占的存储器资
源比例较大但对某些DSP则相对较小，因此，用码表映射方法实现CCSK数据编码的方法比较适合DSP软件处理。
1．2 CCSK逻辑编码电路的实时计算
CCSK逻辑编码电路实时计算同码表映射具有类似的算法，不同的是通过逻辑电路实时计算不必存储大量的预处理数据，从而
减少了硬件资源的消耗。其电路由两级32 bit存储器和多路选择器组成，其电路原理框图如图1所示。该电路将32 bitm序列存
储在2个级联的存储器内成为一个64 bit的序列，这样，当输入5bit调制数据N时，预存的64 bit序列中的第N位到第N+31位输出
就是得到的32 bit序列M。一般情况下，根据输入的原信息数据的不同，可以得到32种不同的M序列如下：
{a0，a1，a2，…，a29，a30，a31}原信息数据0
{a31，a0，a1，a2，…，a29，a30} 原信息数据1
{a30，a31，a0，a1，a2，…，a29} 原信息数据2
……
{a1，a2，…，a29，a30，a31，a0}原信息数据31
由上述可见，32种序列同软件计算得到的M序列完全一致。通过FPGA内部的LE单元构建图1所示的逻辑电路比较容易，而且
评论0