没有合适的资源?快使用搜索试试~ 我知道了~
首页数据通路组成实验-计算机组成原理实验
数据通路组成实验 一、实验目的 (1)将双端口通用寄存器组和双端口存储器模块联机; (2)进一步熟悉计算机的数据通路; (3)掌握数字逻辑电路中故障的一般规律,以及排除故障的一般原则和方法; (4)锻炼分析问题与解决问题的能力,在出现故障的情况下,独立分析故障现象,并排除故障。 二、实验电路 三、实验设备 (1)JYS-4计算机组成原理实验仪一台 (2)双踪示波器一台 (3)直流万用表一只 (4)逻辑测试笔一支 四、实验任务 五、实验要求 (1)做好实验预习和准备工作,掌握实验电路的数据通路特点和通用寄存器组的功能特性。 (2)写出实验报告,内容为 1.实验目的; 2.如碰到故障,记录故障现象,排除故障的分析思路,故障定位及故障的性质; 3.实验数据记录; 4.值得讨论的其他问题。
资源详情
资源评论
资源推荐

数据通路组成实验
一、实验目的
(1)将双端口通用寄存器组和双端口存储器模块联机;
(2)进一步熟悉计算机的数据通路;
(3)掌握数字逻辑电路中故障的一般规律,以及排除故障的一般原则和方法;
(4)锻炼分析问题与解决问题的能力,在出现故障的情况下,独立分析故障现象,并排
除故障。
二、实验电路
图9.14示出了数据通路实验电路图,它是将前面进行的双端口存储器实验模块和一个双
端口通用寄存器组模块连接在一起形成的,存储器的指令端口不参与本次实验,通用寄存器
组连接运算器模块,本实验涉及其中的操作数寄存器DR2。
由于RAM是三态门输出,因而可以将RAM连接到数据总线BUS上。此外,BUS上还
连接着双端口通用寄存器组。这样,写入RAM的数据可由通用寄存器提供,而从RAM读
出的数据也可送到通用寄存器保存。
RAM和DR2在前面的实验中使用过。对于通用寄存器组RF,它由一个在系统可编程
(In System Programable)芯片ispLSI 1016固化了通用寄存器组的功能而
成,其功能与双端口寄存器组MC14580相类似,内含四个8位的通用寄存器,带有一
个输入端口和两个输出端口,从而可以同时写入一路数据,读出两路数据。输入端口取名为
WR端口,连接一个8位的缓冲寄存器ER(已集成在ispLSI 1016芯片中),
输出端口取名为RS端口、RD端口,分别连接运算器模块的两个操作数寄存器DR1、D
R2,其中,连接DR1的RS端口还可通过一个8位的三态门RSO直接向BUS输出。

















安全验证
文档复制为VIP权益,开通VIP直接复制

评论1