没有合适的资源?快使用搜索试试~ 我知道了~
首页基于FPGA的qpsk调制解调
基于FPGA的qpsk调制解调
需积分: 49 201 浏览量
更新于2023-03-16
评论 1
收藏 13KB DOC 举报
在通信原理实验系统中,已获得广泛应用的调制方式有很多,本设计仅针对QPSK的调制解调方式用FPGA来实现。
资源详情
资源评论
资源推荐

module QPSK(clk,reset,x,y);
input clk;
input reset;
input x;
output y;
reg [2:0]cnt;
reg [1:0]x_x;
reg [3:0]carriers;
reg [1:0]y_y;
always @(posedge clk)begin
if(!reset)
cnt<=3'b000;
else
cnt<=cnt+1;
end
always@(posedge clk)begin
if(!reset)
x_x<=2'b00;
else
if(cnt[1:0]==2'b11)
x_x<={x_x[0],x};
else
x_x<=x_x;
end
always@(posedge clk)begin
if(!reset)
carriers<=4'b000;
else(cnt)
3'b000:begin
y_y<=x_x;
carriers<=4'b1100;
end
3'b010:carriers<=4'b1001;
3'b100:carriers<=4'b0011;
3'b110:carriers<=4'b0110;
default:carriers<=carriers;
endcase
end
end
assign y=(y_y==2'b00)?carriers[3]:
(y_y==2'b01)?carriers[2]:
(y_y==2'b10)?carriers[1]:
(y_y==2'b11)?carriers[0]:0;
endmodule

















安全验证
文档复制为VIP权益,开通VIP直接复制

评论0