IC layout 布局经验总结
发布时间:2007 年 4 月 6 日 点击次数:114
来源:电子产品世界 作者:
布局前的准备:
1 查看捕捉点设置是否正确.08 工艺为 0.1,06 工艺为 0.05,05 工艺为 0.025.
2 Cell 名称不能以数字开头.否则无法做 DRACULA 检查.
3 布局前考虑好出 PIN 的方向和位置
4 布局前分析电路,完成同一功能的 MOS 管画在一起
5 对两层金属走向预先订好。一个图中栅的走向尽量一致,不要有横有竖。
6 对 pin 分类,vdd,vddx 注意不要混淆,不同电位(衬底接不同电压)的 n 井分开.混合信号的电
路尤其注意这点.
7 在正确的路径下(一般是进到~/opus)打开 icfb.
8 更改 cell 时查看路径,一定要在正确的 library 下更改,以防 copy 过来的 cell 是在其他的
library 下,被改错.
9 将不同电位的 N 井找出来.
布局时注意:
10 更改原理图后一定记得 check and save
11 完成每个 cell 后要归原点
12 DEVICE 的 个数 是否和原理图一至(有并联的管子时注意);各 DEVICE 的尺寸是否和原
理图一至。一般在拿到原理图之后,会对布局有大概的规划,先画 DEVICE,(DIVECE 之间不
必用最小间距,根据经验考虑连线空间留出空隙)再连线。画 DEVICE 后从 EXTRACTED 中
看参数检验对错。对每个 device 器件的各端从什么方向,什么位置与其他物体连线 必须 先
有考虑(与经验及 floorplan 的水平有关).
13 如果一个 cell 调用其它 cell,被调用的 cell 的 vssx,vddx,vssb,vddb 如果没有和外层 cell 连起
来,要打上 PIN,否则通不过 diva 检查.尽量在布局低层 cell 时就连起来
14 尽量用最上层金属接出 PIN。
15 接出去的线拉到 cell 边缘,布局时记得留出走线空间.
16 金属连线不宜过长;
17 电容一般最后画,在空档处拼凑。
18 小尺寸的 mos 管孔可以少打一点.
19 LABEL 标识元件时不要用 y0 层,mapfile 不认。
20 管子的沟道上尽量不要走线;M2 的影响比 M1 小.
21 电容上下级板的电压注意要均匀分布;电容的长宽不宜相差过大。可以多个电阻并联.
22 多晶硅栅不能两端都打孔连接金属。
23 栅上的孔最好打在栅的中间位置.
24 U 形的 mos 管用整片方形的栅覆盖 diff 层,不要用 layer generation 的方法生成 U 形栅.
25 一般打孔最少打两个
26 Contact 面积允许的情况下,能打越多越好,尤其是 input/output 部分,因为电流较大.但如果