没有合适的资源?快使用搜索试试~ 我知道了~
首页xilinx ise 10.1 使用教程
资源详情
资源评论
资源推荐

ISE 10.1Steps
1 new project
1. 双 击 桌 面 Xilinx ISE10.1 快 捷 方 式 打 开 ISE 工 程 管 理 器 ( Project
Navigator)。
2. 打开 Project Navigator 后,选择 File → New Project ,弹出新建工程对
话框,填写工程名字,工程存放位置。注意,不要填写含有中文的名字,以免
发生错误。
3.点击 Next 按钮,弹出器件特性对话框。Device Family 选择“Virtex2P”,
Device 选“XC2VP30 ,Package 选择 $896,Speed 选 -7”,其他选择如下
图所示。其中这些选择由按 FPGA 开发板的型号来决定的。然后点击 NEXT,
继续单击 Next 按钮,然后单击 Finish 按钮完成对工程的建立和基本设置。

2 new source
1 在工程的 Source for 下在的空白处单击右键选择 New Source 菜单
2 然后在弹出的对话框中选择 Verilog Module,并且在右边的 File name 中
输入你的模块名称,然后单击 Next 按钮。

2.这是一个设置输入输出端口的对话框,可以设置,也可以不设置。一般选择
不设置,直接点击 NEXT,最后单击 Finish 按钮完成成对 Verilog Module 模
块资源的添加。
3.双击 Source for 下面的.v 文件(本实验双击 counter.v)进入源代码编辑框
中,并在里面编写 Verilog 源程序,然后点击保存按钮。

3 run behavior simulation //行为仿真
1 右键单击 Source 窗口空白处,在弹出的菜单中选择“New Source”,在弹出
的对话框中选择“Test Bench WaveForm”,在右端的“File name”中输入名字,
点击 Next。
剩余15页未读,继续阅读













安全验证
文档复制为VIP权益,开通VIP直接复制

评论22