没有合适的资源？快使用搜索试试~ 我知道了~

首页五人多数表决器（EDA课程设计）

五人多数表决器（EDA课程设计）

五人多数表决器

5星 · 超过95%的资源需积分: 50 81 下载量 144 浏览量更新于2023-03-16 评论 12 收藏 161KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

试读

12页

1）五人多数表决逻辑：多数通过； 2）在主持人控制下，10秒内表决有效； 3）采用数码管显示表决10秒倒计时； 4）表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式：通过，不通过； 5）设主持人控制键，复位键：控制键：启动表决；复位键：系统复位。

资源详情

资源评论

资源推荐

五人多数表决器

一，设计目的：

1，学习使用 EDA 开发工具 MAX+plusII。

2，学习使用 VHDL 语言设计五人多数表决器。

3，熟悉五人多数表决的原理。

二，设计任务：

设计一个五人多数表决器，使其有满足设计要求的功能。

三，设计要求：

1）,,五人多数表决逻辑：多数通过；

2）,,在主持人控制下，10 秒内表决有效；

3）,,采用数码管显示表决 10 秒倒计时；

4）,,表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式：通过，不通

过；

5）,设主持人控制键，复位键：

 控制键：启动表决；

 复位键：系统复位。

6）,自制实验方案，完成设计任务。

四，设计思路：

五人多数表决，只要在规定时间内，赞成人数大于或等于三，则表决通过。因此，只需将

每位表决人的结果相加，判断结果值。设五个开关作为表决器的五个输入变量，输入变量

为逻辑“1”时，表示表决者“赞成”；输入变量为“0”时，表示表决者“不赞成”。输出逻辑“1”

时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。当表决器的五个输入变量中有

3 个以上（含 3 个）为“1”时。则表决器输出为“1”；否则为“0”。

五，管脚说明：

AA：一维数组 AA 用来表示五位表决者；

PASS：表决最终是否通过（‘1’为“通过”，‘0’为“未通过”）；

TOTAL：表决通过的人数；

SHIJIAN：用来显示倒计时；

FUWEI：主持人复位键，用来系统复位；

KAISHI：主持人控制键，用来启动表决；

CLK：系统时钟。

六，源程序：

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_ARITH.all;

use ieee.std_logic_UNSIGNED.all;

ENTITY BIAOJUE IS

 PORT( AA:IN STD_LOGIC_VECTOR(1 TO 5);

 PASS:OUT BIT;

TOTAL:OUT STD_LOGIC_VECTOR(3 DOWNTO 1);

 SHIJIAN:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);

 FUWEI,KAISHI,CLK:IN STD_LOGIC);

END BIAOJUE;



ARCHITECTURE FUNG OF BIAOJUE IS

 BEGIN

 PROCESS(AA,CLK,KAISHI,FUWEI)

 VARIABLE SUO:BOOLEAN;

 VARIABLE SUM:STD_LOGIC_VECTOR(1 TO 3);

 BEGIN

 IF (FUWEI='0') THEN

PASS<='0';

 SHIJIAN<="1010";

 SUO:=FALSE;

 SUM:="000";

TOTAL<="000";

 ELSIF (CLK'EVENT AND CLK='1') THEN

 IF (KAISHI='1') THEN

剩余11页未读，继续阅读

muruo55

2013-12-20

写的挺好的

基于VHDL以及QuartusII的五人表决器

Smile_Jian

粉丝: 3
资源: 5

上传资源快速赚钱

我的内容管理收起

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

会员权益专享

五人多数表决器（EDA课程设计）

评论3

会员权益专享

最新资源

五人多数表决器（EDA课程设计）

评论3

基于VHDL以及QuartusII的五人表决器

数电课程设计-五人表决器设计知识讲解.pdf

五人表决器的设计说明.pdf

基于普中v2 7人多数表决器 51单片机

编写测试程序“voter5_tb.sv”,对5 输入多数表决器进行行为仿真

verilog十五人少数服从多数表决器

七人表决器vhdl设计

verilog五人表决器

VHDL五输入表决器

verilog三人表决器

FPGA实现多数表决器的代码和仿真代码

五人表决器verilog程序仿真程序

verilog五人少数服从多数可弃权表决器

quartus ii五人表决器

74hc00设计三人表决器

vivado三人表决器

数电四人表决器实验设计

七人表决器verilog程序

用verilog写一个多数表决器

五人表决显示电路的设计

会员权益专享

最新资源