xilinx-ug949中文版vivado设计方法学_ug949

4星 · 超过85%的资源需积分: 50 70 浏览量更新于2023-03-16 评论 1 收藏 9.95MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

UltraFAST 设计方法指南

（适用于 Vivado Design Suite）

UG949 (v2017.3) 2017 年 11 月 10 日

条款中英文版本如有歧义，概以英文文本为准。

UG949 (v2017.4) 2017 年 12 月 20 日UG949 (v2017.4) 2017 年 12 月 20 日

UltraFast 设计方法指南 2

UG949 (v2017.3) 2017 年 11 月 10 日 china.xilinx.com

修订历史

下表列出了本文档的修订历史。

日期版本修订

2017 年 11 月 10 日

2017.3

在第 2 章"单板和器件规划"中，更新了“配电系统”，在“PCB 设计的具体考虑因素”中添

加了功耗预算技巧，添加了“电源供电线合并影响功耗”，并在 “器件功耗及整体系统设计

进程”中添加了功耗预算技巧。

在第 3 章"设计创建"中，更新了“使用寄存器复制”，在“检查调用的逻辑”中添加了 XOR

功能，更新了“平衡延迟”，在“低扇出时钟”中添加了 CLOCK_LOW_FANOUT 技巧，添加

了“使用 CLOCK_LOW_FANOUT 约束”，并更新了“7 系列器件时钟”。

在第 4 章"实现"中，更新了“策略”并添加了“使用交互式报告文件”。

在第 5 章"设计收敛"中，更新了“设计基准

(baseline)”，在 “分析并解决时序违规”中添加

了流程框图，在“查看逻辑层次分布”中添加了 -min_level 和 -max_level 选项，在

“提升逻辑层次”中添加了 retiming_forward 和 retiming_backward，更新了“减

少控制集”，添加了“利用 group_path 选项确定关键逻辑的优先级”，添加了“在布线之前

修复较大的保持违规问题”，在“策略与指令”中添加了指令提示，并在“为高重用模式选

择增量编译指令”中添加了 Quick 选项。

2017 年 5 月 26 日

2017.1

更新的内容基于新的 Vivado IDE 外观和感觉。

在第 3 章"设计创建"， “使用寄存器复制”中添加了关于 ASYNC_REG 属性的详细信息，

添加了 “ 分解更深的存储器配置，实现功耗与性能平衡 ” ； “ 使用

CLOCK_DEDICATED_ROUTE 约束”中添加了表和已更新的实例；“规划

IP 要求”中添加了

“SelectIO 时钟”，以及 DCP 文件的注解；更新了“报告进出端口的时序”中的实例。

在第 4 章"实现"，将自上而下的综合流程替换为“块级综合策略”和已更新的“使用增量编

译流程”。

在第 5 章"设计收敛"， “确认没有时钟遗漏”中更新了属性值；“报告设计分析拥塞报告”

中添加了关于拥塞表格的详细信息，添加了“用块级综合策略提升网表”，并更新了“减少

控制集”；“使用寄存器复制” 中添加了 -merge_equivalent_drivers 和

-fanout_opt 选项的信息；“将高扇出网络推广到全局布线”中添加了

-no_bufg_opt 选项；“使用替代布局和布线指令”中添加了布线器指令的信息；“禁用

LUT 组合和 MUXF 调用”中添加了 MUXF_REMAP 属性的信息；“在拥塞区域中限制高扇

出网络”中更新了“

使用块级综合策略”，添加了自动优化的信息，并更新了“使用增量编

译”。

在附录 A：附加资源与法律提示中，移除了 Vivado Design Suite QuickTake 视频教程：

定制和实例化 IP 以及 Vivado Design Suite QuickTake 视频教程：为 UltraFast 设计方法

培训课程设计 Vivado IP 集成器并添加参考。

Send Feedback

UG949 (v2017.4) 2017 年 12 月 20 日

2017/12/20: 与 Vivado® Design Suite 2017.4 一起发布，较 2017.3 没有改动。

UG949 (v2017.4) 2017 年 12 月 20 日

2017/12/20: 与 Vivado® Design Suite 2017.4 一起发布，较 2017.3 没有改动。

UltraFast 设计方法指南 3

UG949 (v2017.3) 2017 年 11 月 10 日 china.xilinx.com

第 1 章 : 引言

关于 UltraFast 设计方法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

理解 UltraFast 设计方法概念. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

使用 Vivado Design Suite . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

访问其他技术文档和培训资料. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

第 2 章 : 单板和器件规划

单板和器件规划简介. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

PCB 布局建议. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

时钟资源规划与分配. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

I/O 管脚分配设计流程 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

采用 SSI 器件进行设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

器件电源因素与系统关联性. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

配置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

第 3 章 : 设计创建

设计创建简介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

定义理想的设计层级. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

RTL 编码指南 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

时钟指南 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

时钟域交汇 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

充分利用 IP 核 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

利用约束 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

第 4 章 : 实现

综合和设计实现简介. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

运行综合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

综合后的步骤 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

实现设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

第 5 章 : 设计收敛

设计收敛简介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

时序收敛 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

分析并解决时序违规. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

应用通用时序收敛技术. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183

功耗分析与优化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

配置与调试 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205

附录 A: 附加资源与法律提示

赛灵思资源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

解决方案中心 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

Send Feedback

UG949 (v2017.4) 2017 年 12 月 20 日UG949 (v2017.4) 2017 年 12 月 20 日