EDA实验报告_正弦信号发生器_序列检测器_eda正弦信号发生器实验报告 - CSDN文库

FPGA,CPLD,EDA,VERILOG,VHDL

5星 · 超过95%的资源需积分: 14 82 浏览量更新于2023-03-16 评论 2 收藏 702KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

实验七序列检测器的 VHDL 设计

一、实验目的

用状态机实现序列检测器的设计，了解一般状态机的设计与应用。

二、实验设计原理

序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续

收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出 1，否则输

出 0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前

一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相

同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。书上 P168 例 5-11

描述的电路完成对序列数“11100101”的检测，当这一串序列数高位在前(左移)串行进入

检测器后，若此数与预置的密码数相同，则输出“A”,否则仍然输出“B”。

三、实验内容

用 VHDL 状态机设计一个 8 位序列信号检测器。

要求：利用 QuartusII 进行文本编辑输入、仿真测试并给出仿真波形，了解控制信号的时

序，最后进行引脚锁定并完成硬件测试实验。

程序设计及程序分析如下：

LIBRARY IEEE ;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY SCHK IS

PORT(DIN, CLK, CLR : IN STD_LOGIC;

AB : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));

END SCHK;

ARCHITECTURE behav OF SCHK IS

SIGNAL Q : INTEGER RANGE 0 TO 8 ;

SIGNAL D : STD_LOGIC_VECTOR(7 DOWNTO 0);

BEGIN

D <= “11100101” ;

PROCESS( CLK, CLR )

BEGIN

IF CLR = ‘1' THEN Q <= 0 ;

ELSIF CLK'EVENT AND CLK='1' THEN

CASE Q IS

WHEN 0=> IF DIN = D(7) THEN Q <= 1 ; ELSE Q <= 0 ; END IF ;

WHEN 1=> IF DIN = D(6) THEN Q <= 2 ; ELSE Q <= 0 ; END IF ;

WHEN 2=> IF DIN = D(5) THEN Q <= 3 ; ELSE Q <= 0 ; END IF ;

WHEN 3=> IF DIN = D(4) THEN Q <= 4 ; ELSE Q <= 0 ; END IF ;

WHEN 4=> IF DIN = D(3) THEN Q <= 5 ; ELSE Q <= 0 ; END IF ;

WHEN 5=> IF DIN = D(2) THEN Q <= 6 ; ELSE Q <= 0 ; END IF ;

WHEN 6=> IF DIN = D(1) THEN Q <= 7 ; ELSE Q <= 0 ; END IF ;

WHEN 7=> IF DIN = D(0) THEN Q <= 8 ; ELSE Q <= 0 ; END IF ;

WHEN OTHERS => Q <= 0 ;

END CASE ;

1

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余8页未读，立即下载

评论2

work1231

2013-01-18

下载学习了一下值得参考

YLIMHHMILY

粉丝: 158
资源: 50

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈