没有合适的资源？快使用搜索试试~ 我知道了~

首页计算机组成原理课程设计（华工）

计算机组成原理课程设计（华工）

课程设计

需积分: 34 10 下载量 123 浏览量更新于2023-03-16 评论 4 收藏 512KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

试读

21页

计算机组成原理课程设计。基本模型机的设计—跳转、转移指令的实现熟悉微程序控制的原理，掌握微程序的编制、写入并观察运行状态。明白每一条指令在内存、CPU中的存取和执行流程

资源详情

资源评论

资源推荐

计算机组成与体系结构

课程设计报告

学院：计算机科学与工程学院

班级：

******************

学生姓名：

*******

学号：

************

指导老师：朱娟

提交日期：

2008

年

月

采用硬联线控制器的顺序模型计算机设计与调试

一、实验目的

（1）融会贯通计算机组成原理课程中各章的内容，通过知识的综合运用，加深对计算

机系统各模块的工作原理及相互联系的认识，特别是对硬联线控制器的认识，建立清晰的

整机概念。

（2）学习运用 ISP（在系统编程）技术进行硬件设计和调试的基本步骤和方法，熟悉

集成开发软件中设计、模拟调试工具的使用，体会 ISP 技术相对于传统开发技术的优点。

（3）培养科学研究的独立工作能力，取得工程设计与调试的实践经验。

二、实验设备

（1）TEC-4 计算机组成原理实验仪一台

（2）双踪示波器一台（并非必备）

（3）直流万用表一只

（4）逻辑测试笔一支

（5）集成电路若干片，取决于设计方案。

三、实验原理

设计概述:

(1)了解 TEC-4 实验平台数据通路

(2)设计指令流程图

(3)根据指令流程图写出信号与时序关系表

(4)用 ISP 集成开发软件编写各信号的 ABEL 语言源程序

1.时序信号发生器:

由晶体振荡器产生 MF 信号（频率 1MHz ），同时产生

T1,T2,T3,T4，W1,W2,W3,W4 时序信号，关系如下图。其中 W1,W2,W3,W4 用于硬布

线控制器的节拍信号

实验台上自选器件实验区提供有 IspLSI1032 芯片及下载插座，可以从 PC 机上编程下

载

DB,DP,DZ：DP＝1 时，计算机处于单拍工作方式，按一次 QD 发送一组时序信号

T1,T2,T3,T4；DB＝1 时，计算机处于单步方式，按一次 QD 发送一组 W1,W2,W3,W4

时序脉冲，同时如果执行过程当中遇到 TJ 指令，将停在当前节拍脉冲的 T4 时刻。

SKIP 信号：当 SKIP＝1 时，信号由当前节拍直接跳到 W4 节拍

2．硬布线控制器的基本原理

硬布线控制器的输入信号：

（1）来自指令译码器的输出 IM

（2）来自时序发生器的输出 MI 和 TK

（3）来自执行部件的反馈信息 BJ

原理图如下：

DR2

MUX2

LDIR(T4)

WR1 WR0

RD1 RD0

RS1 RS0

LDR4(T2)

LDPC(T4)

LDAR2(T2)

LDAR1(T4)

INS

DBUS

AR1-INC

CER

LRW(T3)

CEL#

IAR-BUS#

AR2

MUX3

C INTQ

控

制

信

号

SW-BUS#

LDER(T4)

RD1 RD0

WR1 WR0

WRD(T2)

··

B A

B 端口 A 端口

控制台

硬布线控制器

AR1

数据端口指令端口

RAM

DR1

MUX1

MUX4

IAR

ALU

ALU2

ALU-BUS

LDDR2(T3)

LDDR1(T3)

RS-BUS#

RS1 RS0

LDIAR

实验用到的数据通路图如下：

微操作控制信号总结如下:

控制信号信号作用信号有效条件

在加法运算和减法运算时产生的进位信号 T4 上升沿

ALU_BUS

允许运算结果送往数据总线

LDDR1

M1=0 时 DR1 接收寄存器堆 A 端口数据

T3 下降沿

M1=1 时 DR1 接收数据总线 DBUS 数据

LDDR2

M2=0 时 DR2 接收寄存器堆 B 端口数据

T3 下降沿

M2=1 时 DR2 接收数据总线 DBUS 数据

WRD

控制双端口寄存器堆 RF 的写操作 1 且 T2 上升沿

RS_BUS#

控制 RF 的 B 端口数据是否能送 DBUS 上

LDER

将 DBUS 上的数据打入暂存寄存器 ER 1 且 T4 上升沿

SW_BUS#

将 SW7-SW0 数据送往 DBUS

CEL#

选中双端口存储器 RAM 左端口

LRW

允许 RAM 左端口读操作 1 且 T3 上升沿

允许 RAM 左端口写操作 0 且 T3 上升沿

CER

RAM 右端口读出数据并放到指令总线 INS 上

禁止右端口操作

LDAR1

将 DBUS 数据打入地址寄存器 AR1 1 且 T4 上升沿

AR1_INC

AR1 的值加 1 1 且 T4 上升沿

LDAR2

M3=0 时 AR2 的数据从程序计数器 PC 打入

1 且 T2 下降沿

M3=1 时 AR2 的数据从 DBUS 打入

LDR4

M4=1 时 R4 的数据从 DBUS 打入

1 且 T2 下降沿

M4=0 时 R4 的数据从 IR0-IR3 打入

PC_ADD

ALU2 完成 PC 和 IR 低 4 位相加即 PC+D

PC_INC PC+1 1

LDPC

程序计数器 PC 接收来自 DBUS 的地址 1 且 T4 上升沿

LDIR

将来自 RAM 的指令打入指令寄存器 IR 1 且 T4 上升沿

S2,S1,S0

选择运算器 ALU 的运算类型

四、实验步骤

设计步骤：

1.分别画出控制台指令及机器指令流程图。

2.根据流程图作出微操作控制信号的译码与时序分布表，然后用逻辑表达式表示出每个

信号。

3.由逻辑表达式写出 ABEL 语言源代码。

4.对程序进行编译，下载到芯片。

5.连线，调试。

6.测试。

1、根据要求，列出所需的控制台指令和机器指令

控制台指令名

称

指令功能

指令格式

SWC SWB SWA

KRR

读寄存器堆方式

1 0 0

KRD

读双端口存储器方式

0 0 1

KWE

写双端口存储器方式

0 1 0

KLD

加载寄存器堆方式

0 1 1

剩余20页未读，继续阅读

华南理工大学计算机网络课程设计论文

计算机网络课程设计的论文,有于请下载来查看!

计算机组成原理课设报告

IMyxuan

粉丝: 32
资源: 12

上传资源快速赚钱

我的内容管理收起

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

会员权益专享

计算机组成原理课程设计（华工）

评论0

会员权益专享

最新资源

计算机组成原理课程设计（华工）

评论0

华南理工大学计算机网络课程设计论文

计算机组成原理课设报告

计算机组成原理课程设计代码.zip

华工 操作系统课程设计 unix file system

华工简述微型计算机系统的组成,微机原理与接口技术（华南理工大学）微综合测试题一.doc...

华工随机信号课程考试复习笔记.pdf

华工 人工智能 csdn下载

华工操作系统试卷csdn

华工射频电路期末试卷csdn

嵌入式系统华工教材 pdf

华工2019c++试卷

华中科技大学人工智能学院华工智云ai平台的机器学习课程作业

华工往年试卷csdn

华工操作系统复习资料 csdn

模拟电子技术 华工科技大学 multisim 工程文件

智能小车开关电源电路

计算机组成原理课程设计-设计简单的指令系统

华南理工大学计组07考试题目

计算机组成原理课程设计实验报告（完美优秀，附实验心得）

计算机组成原理课程设计CPU

会员权益专享

最新资源

华工操作系统课程设计 unix file system

华工人工智能 csdn下载

模拟电子技术华工科技大学 multisim 工程文件