地址锁存器74LS373(74HC373)的中文资料_373芯片做抢答器不能常亮 - CSDN文库

地址锁存器

需积分: 32 122 浏览量更新于2023-03-16 评论 1 收藏 55KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

地址锁存器 74LS373(74HC373)的中文资料，应用，封装，工作原理

及引脚图介绍,PDF 下载

2007-08-03 18:55:52作者：来源：互联网浏览次数：15885文字大小：【大】【中】【小】

简介：...........................

关键字：译码器 74LS373(74HC373)的中文资料，应用，封装，工作原理及引脚图介绍PDF 下载

74LS373 中文资料可以替代74373,74HC373

54ALS373,54LS373,54HC373 中文资料中文手册芯片中文资料芯片中文手册

74LS373 是八 D 锁存器(3S,锁存允许输入有回环特性) ，常应用在地址锁存及输出口的

扩展中。

简要说明:

SN74LS373, SN74LS374 常用的 8d 锁存器,常用作地址锁存和 i/o 输出. 可以用

74hc373 代换. 74LS373 是低功耗肖特基 TTL8D 锁存器，74H373 是高速 CMOS 器件，

功能与 74LS373 相同，两者可以互换。74LS373 内有 8 个相同的 D 型(三态同相)锁存器，

由两个控制端(11 脚 G 或 EN；1 脚 OUT、CONT、OE)控制。当 OE 接地时，若 G 为高电

平，74LS373 接收由 PPU 输出的地址信号；如果 G 为低电平，则将地址信号锁存。

工作原理：74LS373 的输出端 O0~O7 可直接与总线相连。当三态允许控制端 OE 为低

电平时，O0~O7

为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0~O7 呈高阻态，即不

驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。

 当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在已建

立的数据电平。

74LS373 引脚(管脚)图:

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余1页未读，立即下载

评论0

baitso

粉丝: 3
资源: 22

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈