8.5 TLC5510 VHDL 控制程序
见随书所附光盘中文件：TLC5510VHDL 程序与仿真。
--文件名：TLC5510.vhd
--功能：基于 VHDL 语言，实现对高速 A/D 器件 TLC5510 控制
--最后修改日期：2004.3.20
library ieee;
use ieee.std_logic_1164.all;
entity tlc5510 is
port(clk :in std_logic; --系统时钟
oe :out std_logic; --TLC5510 的输出使能/OE
clk1:out std_logic; --TLC5510 的转换时钟
din:in std_logic_vector(7 downto 0); --来自 TLC5510 的采样数据
dout:out std_logic_vector(7 downto 0)); --FPGA 数据输出
end tlc5510;
architecture behav of tlc5510 is
signal q:integer range 3 downto 0;
begin
process(clk) --此进程中，把 CLK 进行 4 分频，得到 TLC5510 的转换时钟
begin
if clk'event and clk='1' then
if q=3 then q<=0;
else q<=q+1;
end if;
end if;
if q>=2 then clk1<='1'; --对系统 CLK 进行 4 分频
else clk1<='0';
end if;
end process;
oe<='0'; --输出使能赋低电平
dout<=din; --采样数据输出
end behav;
评论2