基本功能
对 DDR2 SDRAM的访问是基于突发模式的 ; 读写时，选定一个起始地址 ，并按照事先编程设定的突发长度 （4或8）和突发顺序来依次读写 .访问操作开始
一个激活命令 , 后面紧跟的就是读或者写命令 。和激活命令同步送达的地址位包含了所要存取的簇和行 (BA0, BA1 选定簇; A0-A13 选定行). 和读或写命令
同步送达的地址位包含了突发存取的起始列地址 ，并决定是否发布自动预充电命令 。
在进行常用的操作之前 , 要先对 DDR2 SDRAM 进行初始化. 下面的几小节介绍初始化的详细信息 ，寄存器的定义 ，命令的描述和芯片的操作 。
上电和初始化
DDR2 SDRAM必须以预定义的时序进行上电和初始化 . 不按规定的操作将导致不可预期的情况出现 。.
上电和初始化时序
1. 对于上电和初始化来说 ，下列时序是必须的 。
供电且保持CKE 低于 0.2*V
DDQ
， ODT
*1
要处于低电平状态 (所有的其余脚可以都没有定义 .) 电源上升沿不可以有任何翻转 ,上升沿时间不能大于 200mS;
并且要求在电压上升沿过程中满足 , V
DD
>V
DDL
>V
DDQ
且 V
DD
-V
DDQ
<0.3 volts.
- V
DD
*2
, V
DDL
*2
和 V
DDQ
必须由同一个电源芯片供电 , 并且
- V
TT
最大只能到 0.95 V, 并且
- Vref 要时刻等于 V
DDQ
/2.
，紧跟
V
DDQ
变化。
或者
-在给 V
DDL
上电的同时或之前就给 V
DD
*2
.
上电
-在给 V
DDQ
上电的同时或之前就给
V
DDL
*2
上电
-
在给
V
TT
& V
REF
上电的同时或之前就给
V
DDQ
上电
.
上面的两个条件至少要满足一个 。
2. 开始时钟信号并保持信号稳定 .
3.在稳定电源和时钟 (CK, /CK)之后至少200s,
然后发布
NOP 或者取消选定命令 &
拉高
CKE.
4. 等待至少 400ns然后发布预充电所有簇 命令.在等待的400ns过程中要发布NOP或者取消选定命令 .
5. 发布 EMRS(2)命令. (EMRS(2) 命令, 需要将 BA0拉低, 将 BA1拉高.)
6. 发布 EMRS(3) 命令. (为了发布EMRS(3)命令,将 BA0和 BA1拉高.)
7.发布 EMRS命令以激活 DLL. (为了发布"DLL激活" 命令,将 A0拉低, BA0拉高 并且将 BA1-2和 A13-A15置低.)
8. 发布MRS命令实现 “DLL复位”
*2
.
(为了发布DLL 复位命令, 需要将 A8拉高 并使 BA0-1为低)
9. 发布预充电所有簇命令 。
10. 至少发布两次自动刷新命令 .
11. 将 A8拉低，发布模式寄存器设定命令 （MRS）对芯片进行初始化操作 . (也就是不对 DLL复位，编程芯片的操作参数 )
12.在第8步之后至少过200个时钟周期,执行OCD 校准 ( 片外驱动电阻调校 ).
如果不使用
OCD校准, EMRS OCD 校准模式结束命令 (A9=A8=A7=0) 必须在EMRS OCD默认命令 (A9=A8= A7=1)之后发布，用来设定EMRS的其它操
作参数。
13. 现在， DDR2 SDRAM 就准备好可以进行普通的操作了 。.
*1) 为了保证 ODT关闭, V
REF
必须有效 并且 ODT脚必须拉低.
*2)
如果
V
DDL
或V
DD
的电平值在正常操作过程中人为改变 , (例如e, 为了 V
DD
相交测试, 或者节省功率 )
则必须执行 “DLL 复位”.
评论10