EDA课程设计报告-自动电子钟设计

E D A 课程设计报告 -----自动电子钟设计

实验分工

本次实验，我负责在图书馆翻阅书籍查找，王东则在

网上查找。资料收集好后，我们一起讨论设计方案，得出

可行的设计方案之后是进行上机程序的调试。我负责程序

的输入，然后我们一起调试程序。仿真出每一个模块的功

能波形。准确无误后，再进行顶层设计，

一．设计要求

2. 掌握十六进制，二十四进制，六十进制计数器的设计方法。

3. 掌握 CPLD 技术的层次化设计方法。

4. 了解软件的元件管理含义以及模块元件之间的连接概念。

5. 掌握电子电路一般的设计方法，并了解电子产品的研制开发过

程，基本掌握电子电路安装和调试的方法。

6. 培养独立分析问题，解决问题的能力。

三．设计原理

电子钟是一个将“时”“分”显示于人的视觉器官的计时装置。它的计

时周期为 24 小时；显示满刻度为 23 时 59 分 59 秒，秒由一个灯

显示，将标准秒信号送入“秒计数器”，“秒计数器”采用 60 进制计数

器，每累加 60 秒发送一个“分脉冲”信号，该信号将被送到“时计数

器”。“时计数器”采用 24 进制计数器，可实现对一天 24 小时的累计。

过六位ＬＥＤ七段显示器显示出来。秒就由灯的闪烁来表示。

（5）6 选 1 扫描显示

(6) 7 段数码显示器

同时整个计数器有清零

２．端口引脚名称

　输入　ｃｌｋ，ｒｅｓｅｔ　clkscan

输出　light，sel, 7seg

控制，要产生 1Hz 的信号就要用到分频器，实验中用三个百分频器

把 1MHz 的信号变成 1Hz。然后信号进入控制秒的计数器，当第

60 个脉冲时钟到来时，产生一个进位信号，送到控制分的计数器，

同理，当第 60 个脉冲时钟到来时，产生一个进位信号，送到控制

小时的计数器。当小时计数器计数到 24 时，完成一个周期，跳转

到零。输出是由 7 段数码显示器和 6 选 1 扫描器来完成的。扫描器

时钟取至前面分频未结束时的一个 100Hz 的信号。这样就能够在 7

段数码显示管上，以 100Hz 的频率扫描显示出时钟的数字变化。

2、各模块的说明：

(1)百分频器模块

百分频模块图

程序如下

library IEEE;

use IEEE.std_logic_1164.all;

use IEEE.std_logic_arith.all;

use IEEE.std_logic_unsigned.all;

signal tt:std_logic;

begin

process (rst,clk)

begin

if rst='1' then count100<=0;

elsif rising_edge(clk) then

count100<= count100 + 1 ;tt<=tt;

if count100=99 then count100<=0;tt<=not tt;

end if ;

end if;