LogicLock设计练习实例LogicLock设计练习实例 - CSDN文库

LogicLock设计练习实例LogicLock设计练习实例

5星 · 超过95%的资源需积分: 4 106 浏览量更新于2023-03-16 评论收藏 42KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

LogicLock 设计练习实例

示例编号 Example-s3-1

相关章节第 3 章 3.6.1 小节

教学目标使用 Altera 的一个范例，带领读者完成 LogicLock 的每个设计步骤

补充说明 LogicLock 设计流程可简化为两大步骤：

 导出子模块的 LogicLock 区域信息

 将子模块 LogicLock 信息反标注到顶层

1：导出子模块

的 LogicLock 区

域信息的简要操

作步骤

1. 打开工程文件（工程文件已建好）

2. 打开 LogicLock 窗口，创建新区域

3. 将 data_buffer 模块适配新建 buffer_lock 区域中（编译窗口中有鼠标拖的方

法）

4. 检查区域类型（自动大小（固定）/浮动位置（锁定））

5. 关闭 Optimize I/O 选项（在于确保 Quartus II 不会从 Logiclock 区域中将寄存

器移到 I/O 单元中，因为 I/O 约束属性的优先级高于 Logiclock 约束属性）

6. 编译设计

7. 反标注节点位置

8. 观察 Floorplan（可以看到定义的 Logiclock 区域）

9. 输出 LogicLock 反标注信息（我理解的是.qsf 文件）不对，.qsf 文件保存的是

该功能模块的所有约束信息的文件

2 ：将子模块

LogicLock 信息

反标注到顶层的

简要操作步骤

1. 打开工程文件（另一个已建好的顶层工程文件）

2. 打开顶层设计文件 lockit.bdf，这是一个原理图设计的顶层（包含几个实例单

元）

3. 向工程添加子模块设计文件（子模块的网表文件.vqm）

4. 全编译(导入 Logiclock 区域钱必须对设计进行全编译)

5. 为每个 LogicLock 模块指定 QSF 设置文件（在设计层次中右击鼠标在

Assignment Editor 中设置）

6. 双击 Assignment Editor 的 Assignment Name 栏目，选择 LogicLock Import File

Name 选项

7. 重复 5～6 两步，完成 fir_top:inst1 和 fir_top:inst2 模块的 QSF 文件指定

8. 导入所指定的 LogicLock 区域反标注文件（这步与第一部分的步骤 7 相对

应）

9. 打开逻辑锁定区域窗口（核实创建的 LogicLock 区域是否完成 Alt+L 快捷

键）

10. 再次编译设计（整个所设计系统的编译）

11. 启动 Timing Closure Floorplan ，观察 LogicLock 设计结果（验证所建的

LogicLock 区域在芯片中的分布情况）

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余1页未读，立即下载

评论1

lixiaoming6028

2014-06-29

不错基本可以用了

luckwhite

粉丝: 0
资源: 7

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈