没有合适的资源？快使用搜索试试~ 我知道了~

首页coresight_详细说明文档

coresight_详细说明文档

coresight

cortex

romtable

jtag/swd

arm

需积分: 39 2.1k 浏览量更新于2023-05-21 评论 13 收藏 2.57MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

试读

73页

中文详细讲述了arm coresight debug系统的工作原理，涉及到trace、romtable以及相关的寄存器解释等；通过此文，能够比较深入的了解ARM 的coresight系统的工作原理。要比ARM官方的文档好理解很多。

资源详情

资源评论

资源推荐

一、coresight

coresight 是 ARM 公司提出的，用于对复杂的 SOC，实现 debug 和 trace 的架构。

该架构，包含了多个 coresight 组件。众多的 coresight 组件，构成了一个

coresight 系统。我们也可以根据 coresight 架构，实现自己的 coresight 组件。

每个 coresight 的组件（component），都要遵循 coresight 架构的要求。

1、典型的一个 coresight 的环境

以下是一个典型的 coresight 环境，包含了两个 ARM core，一个 DSP，和众多的

coresight 组件。这个 coresight 组件，实现对 core，DSP 的 debug 和 trace 功

能。

环境中，总共包括 3 个通路

 trace 通路：将 core 和 DSP 内部信息输出到外部

 debug 通路：对 core 和 DSP 实现 debug

 trigger 通路：用于 core 和 core 之间，core 和 DSP 之间，传输 trigger

信号

1.1、trace 通路

trace 通路，实现对 master 组件的数据追踪功能，使用 ETM 来追踪。

ETM 负责追踪处理器和 DSP 的信息，将信息打包，通过 ATB 总线发送到 trace bus

上。trace bus 上有 trace funnel，funnel 接收多个 ATB 总线数据，然后合并

成一个 ATB 总线数据，发送给 replicator。

replicator 接收到 ATB 数据，根据配置，将 ATB 数据发送给 ETB 和 TPIU。

1.2、debug 的通路

debug 通路，用于外部的 debugger，对 ARM core 和 DSP 进行调试功能。

上图中，只考虑了 JTAG 的 port。其实还有 SW 的 port。

DAP 接收外部端口的 JTAG 数据，然后转化成对 DAP 内部的 AP 的访问，然后 AP

再转化为 memory-mapped 的总线访问，去访问 soc 内部的资源。

上图中，DAP 输出两个 memory-mapped 总线，一个是 debug apb 总线，连接到 debug

APB 互联上，用于访问 debug 组件的寄存器，一个是 system bus，连接到 bus

matrix，用于访问 soc 的内部的资源。

debug APB 互联，连接了有 CTI，ETM，HTM，ITM，ETB，TPIU 等 coresight 组件，

因此外部的 debugger 可以通过 JTAG port，对这些 coresight 组件进行访问。

bus matrix 一般是连接 soc 的一些外设，如 memory，串口等，因此外部的 debugger

可以通过 JTAG port 对这些外设设备进行访问。

1.3、trigger 通路

trigger 通路，用于给指定的组件发送 trigger 信号，或者接收指定的组件的

trigger 信号。这个功能由 CTI 和 CTM 来实现。

每个 core 和 DSP 都有一个 CTI 组件相连，CTI 可以给处理器（DSP）发送 trigger

信号，也可以接收处理器（DSP）的 trigger 信号。

所有的 CTI 和 CTM 相连，因此可以实现多个 CTI 之间的 trigger 信号的相互发送

与接收。

2、coresight 组件的种类

2.1、control component

trigger 的 coresight 组件

 ECT（embedded cross trigger）

o CTI（cross trigger interface）：接收和发送 trigger 信号

o CTM（cross trigger matrix）：CTI 之间的 trigger 信号传递

2.2、trace sources

trace 的 coresight 组件：

 ETM（embedded trace macrocells）：追踪指定设备（处理器，DSP）的

trace 信息，每个设备（处理器，DSP）均有自己的 ETM。

 AMBA trace macrocells：追踪 AMBA 总线的 trace 信息。

 PTM（program flow trace macrocells）：

 STM（system trace macrocells）：追踪总线互联上的 trace 信息

2.3、trace links

trace 信息传递过程中所需要的中间 coresight 组件：

 trace funnel : 将接收的多个 ATB 总线数据合并成一个 ATB 总线数据

 replicator: 将一个 ATB 总线数据，分发成多个 ATB 总线数据发送

 ATB bridge: ATB 桥，用于两个不同的 ATB 域之间数据传输

2.4、trace sinks

最终接收 trace 信息的 coresight 组件

 TPIU（trace port interface units）：将 ATB 数据通过 trace port 发

送给外界

 ETB（embedded trace buffers）：存储 ATB 数据的 buffer

 TMC（trace memory controller）：

每个 trace sink 可以有一个 trace formatter。

2.5、debug access port

DAP 不属于 coresight 的组件，但是我们会通过 DAP 来对 coresight 的组件进行

访问。

DAP 包括以下：

 APB access port(APB-AP)

 AHB access port(AHB-AP)

 AXI access port(AXI-AP)

 JTAG access port(JTAG-AP)

 serial wire JTAG debug port(SWJ-DP)

 JTAG debug port(JTAG-DP)

 ROM table

DAP 主要是由 DP 和 AP 组件。DP 负责接收外部的 JTAG 或 SW 数据，然后转化为对

AP 的访问，而对 AP 的访问，是可以发起 memory-mapped 的访问。因此就可以对

内部的资源进行访问。

如上图：

DAP 包括了三个 AP

 APB-AP：对挂接到 debug APB 总线上的内部调试设备的访问

 AHB-AP：对挂载在 AHB 系统总线上的设备的访问

 JTAG-AP：对 JTAG 设备的访问。这个是兼容以前较早的 ARM 处理器，如

ARM9。这些较早的处理器内部是用 JTAG 来调试的。但是现在的 ARM 处理

器，已经不用这种方式，统一用 memory-mapped 方式进行调试。

目前的 ARM soc 中，一般至少会包括一个 DAP。而一个 DAP 可以包括 1-256 个 AP

（access port），AP 受 DP 的控制。只有对 AP 的访问，才可以转化成 memory-mapped

总线，对 soc 的内部资源进行访问。

DP 中有一个 SELECT 寄存器，该寄存器用来选择，DP 对 AP 的访问，是针对于哪

一个 AP 进行访问。

DAP 中，是可以有多个 AP 的，而每次，只能对一个 AP 进行访问。因为需要对 AP

进行编号，编号的值就在 APSEL 位域中。因为这个位域有 8 位，因此 DAP 中可以

最多有 256 个 AP。

DAP 的内部结构如下图：

包括了一个 DP，和 3 个 AP，依次是 AHB-AP，APB-AP，JTAG-AP。

DP 通过 JTAG 或者 SW 管脚，连接外部的 debugger，和外部 debugger 进行通信。

DP 接收到外部 debugger 发送的 JTAG 或 SW 数据，转化为对内部 AP 的访问。经

过 decoder 模块，判断是对哪一个 AP 进行访问，然后将访问信息发送给对应的

AP。AP 接收到 DP 的访问后，转化为对应的总线访问，去访问内部资源。然后将

访问的信息，才回送给 DP，DP 再通过 JTAG 或 SW，将访问信息返回给外部的

debugger。

剩余72页未读，继续阅读

CoreSight_DAPLite_TRM

This preface introduces the Cortex-A7 MPCore Integration Manual. It contains the following sections: • About this book on page vi • Feedback on page ix.

现在用Jlink的时候，发现因为我们的芯片的 JTAG 非标，需要修改 CPU id 和CORESIGHT_CoreBaseAddr来配置A53。请问我们要如何修改这个配置脚本

您可以在 Jlink 的配置文件中修改 CPU id 和 CORESIGHT_CoreBaseAddr 的值来配置 A53。具体的修改方法可以参考 Jlink 的官方文档或者相关的论坛帖子。另外，您也可以尝试使用其他的调试工具来进行调试，比如 OpenOCD 等。

日语学习资料料理工具名称类

基于 springboot+vue的汽车租赁系统+数据库（Java毕业设计，包括源码，教程）.zip

SpringBoot 毕业设计，SpringBoot 课程设计，基于SpringBoot+Vue开发的，含有代码注释，新手也可看懂。毕业设计、期末大作业、课程设计、高分必看，下载下来，简单部署，就可以使用。包含：项目源码、数据库脚本、软件工具等，该项目可以作为毕设、课程设计使用，前后端代码都在里面。该系统功能完善、界面美观、操作简单、功能齐全、管理便捷，具有很高的实际应用价值。项目都经

健康档案管理系统课程设计报告.docx

linux环境下，安装gitlab，安装 jenkins.txt

ISZ0804NLS INFINEON 英飞凌芯片中文版规格书手册.pdf

ISZ0804NLS INFINEON 英飞凌芯片中文版规格书手册

答题app.zip

基于 springboot+vue的学生考勤管理系统+数据库（Java毕业设计，包括源码，教程）.zip

基于 springboot+vue的某银行OA系统+数据库（Java毕业设计，包括源码，教程）.zip

基于JAVA的企业门户网站设计.doc

基于JAVA的企业门户设计摘要随着互联技术的不断发展和普及，应用网络技术建设受到许多企事业单位的重视。企业需要利用网络来公布企业信息、提供服务，以增加企业透明度，同时方便各项管理。对人们的交流、沟通起着极其重要的作用。本文详述了企业门户开发的全过程，包括了系统的调研、分析、设计与实施评价等。开发采用最新的开发平台MyEclipse 6.0，使用JSP+JavaBean+SQL Ser

一个插件让你在国内用上ChatGPT.zip

ChatGPT镜像网站

内容概况：需要下载一个ChatGPT Desktop这个应用软件，软件里面内置了ChatGPT官网以及微软新必应的官网、Github官网，软件包括了微软系统以及苹果系统，大家可以自行选择适合自己电脑系统下载，不需要你自己再使用科学上网的方式，软件更加稳定以及高速，支持win7以上系统。适用人群：不能科学上网想登入ChatGPT官网的公司以及学校学生等人群。注意事项：此软件在下载过程中打不开里面

尚硅谷vue脚手架笔记

broken_arrow

粉丝: 5
资源: 5

上传资源快速赚钱

我的内容管理收起

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

会员权益专享

coresight_详细说明文档

评论0

会员权益专享

最新资源

coresight_详细说明文档

评论0

CoreSight_DAPLite_TRM

现在用Jlink的时候，发现因为我们的芯片的 JTAG 非标，需要修改 CPU id 和CORESIGHT_CoreBaseAddr来配置A53。 请问我们要如何修改这个配置脚本

CoreSight TPIU pdf文档

CoreSight Architecture Specification.pdf

coresight驱动源码

CoreSight Technology System Design Guide

日语学习资料料理工具名称类

基于 springboot+vue的汽车租赁系统+数据库（Java毕业设计，包括源码，教程）.zip

健康档案管理系统课程设计报告.docx

linux环境下，安装gitlab，安装 jenkins.txt

ISZ0804NLS INFINEON 英飞凌芯片 中文版规格书手册.pdf

答题app.zip

基于 springboot+vue的学生考勤管理系统+数据库（Java毕业设计，包括源码，教程）.zip

基于 springboot+vue的某银行OA系统+数据库（Java毕业设计，包括源码，教程）.zip

基于JAVA的企业门户网站设计.doc

一个插件让你在国内用上ChatGPT.zip

ChatGPT镜像网站

尚硅谷vue脚手架笔记

会员权益专享

最新资源

现在用Jlink的时候，发现因为我们的芯片的 JTAG 非标，需要修改 CPU id 和CORESIGHT_CoreBaseAddr来配置A53。请问我们要如何修改这个配置脚本

ISZ0804NLS INFINEON 英飞凌芯片中文版规格书手册.pdf