没有合适的资源？快使用搜索试试~ 我知道了~

首页coresight_详细说明文档

coresight_详细说明文档

coresight

cortex

jtag/swd

arm

需积分: 39 160 下载量 139 浏览量更新于2023-03-16 评论 15 收藏 2.57MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

试读

73页

中文详细讲述了arm coresight debug系统的工作原理，涉及到trace、romtable以及相关的寄存器解释等；通过此文，能够比较深入的了解ARM 的coresight系统的工作原理。要比ARM官方的文档好理解很多。

资源详情

资源评论

资源推荐

一、coresight

coresight 是 ARM 公司提出的，用于对复杂的 SOC，实现 debug 和 trace 的架构。

该架构，包含了多个 coresight 组件。众多的 coresight 组件，构成了一个

coresight 系统。我们也可以根据 coresight 架构，实现自己的 coresight 组件。

每个 coresight 的组件（component），都要遵循 coresight 架构的要求。

1、典型的一个 coresight 的环境

以下是一个典型的 coresight 环境，包含了两个 ARM core，一个 DSP，和众多的

coresight 组件。这个 coresight 组件，实现对 core，DSP 的 debug 和 trace 功

能。

环境中，总共包括 3 个通路

 trace 通路：将 core 和 DSP 内部信息输出到外部

 debug 通路：对 core 和 DSP 实现 debug

 trigger 通路：用于 core 和 core 之间，core 和 DSP 之间，传输 trigger

信号

1.1、trace 通路

trace 通路，实现对 master 组件的数据追踪功能，使用 ETM 来追踪。

ETM 负责追踪处理器和 DSP 的信息，将信息打包，通过 ATB 总线发送到 trace bus

上。trace bus 上有 trace funnel，funnel 接收多个 ATB 总线数据，然后合并

成一个 ATB 总线数据，发送给 replicator。

replicator 接收到 ATB 数据，根据配置，将 ATB 数据发送给 ETB 和 TPIU。

1.2、debug 的通路

debug 通路，用于外部的 debugger，对 ARM core 和 DSP 进行调试功能。

上图中，只考虑了 JTAG 的 port。其实还有 SW 的 port。

DAP 接收外部端口的 JTAG 数据，然后转化成对 DAP 内部的 AP 的访问，然后 AP

再转化为 memory-mapped 的总线访问，去访问 soc 内部的资源。

上图中，DAP 输出两个 memory-mapped 总线，一个是 debug apb 总线，连接到 debug

APB 互联上，用于访问 debug 组件的寄存器，一个是 system bus，连接到 bus

matrix，用于访问 soc 的内部的资源。

debug APB 互联，连接了有 CTI，ETM，HTM，ITM，ETB，TPIU 等 coresight 组件，

因此外部的 debugger 可以通过 JTAG port，对这些 coresight 组件进行访问。

bus matrix 一般是连接 soc 的一些外设，如 memory，串口等，因此外部的 debugger

可以通过 JTAG port 对这些外设设备进行访问。

1.3、trigger 通路

trigger 通路，用于给指定的组件发送 trigger 信号，或者接收指定的组件的

trigger 信号。这个功能由 CTI 和 CTM 来实现。

每个 core 和 DSP 都有一个 CTI 组件相连，CTI 可以给处理器（DSP）发送 trigger

信号，也可以接收处理器（DSP）的 trigger 信号。

所有的 CTI 和 CTM 相连，因此可以实现多个 CTI 之间的 trigger 信号的相互发送

与接收。

2、coresight 组件的种类

2.1、control component

trigger 的 coresight 组件

 ECT（embedded cross trigger）

o CTI（cross trigger interface）：接收和发送 trigger 信号

o CTM（cross trigger matrix）：CTI 之间的 trigger 信号传递

2.2、trace sources

trace 的 coresight 组件：

 ETM（embedded trace macrocells）：追踪指定设备（处理器，DSP）的

trace 信息，每个设备（处理器，DSP）均有自己的 ETM。

 AMBA trace macrocells：追踪 AMBA 总线的 trace 信息。

 PTM（program flow trace macrocells）：

 STM（system trace macrocells）：追踪总线互联上的 trace 信息

2.3、trace links

trace 信息传递过程中所需要的中间 coresight 组件：

 trace funnel : 将接收的多个 ATB 总线数据合并成一个 ATB 总线数据

 replicator: 将一个 ATB 总线数据，分发成多个 ATB 总线数据发送

 ATB bridge: ATB 桥，用于两个不同的 ATB 域之间数据传输

2.4、trace sinks

最终接收 trace 信息的 coresight 组件

 TPIU（trace port interface units）：将 ATB 数据通过 trace port 发

送给外界

 ETB（embedded trace buffers）：存储 ATB 数据的 buffer

 TMC（trace memory controller）：

每个 trace sink 可以有一个 trace formatter。

2.5、debug access port

DAP 不属于 coresight 的组件，但是我们会通过 DAP 来对 coresight 的组件进行

访问。

DAP 包括以下：

 APB access port(APB-AP)

 AHB access port(AHB-AP)

 AXI access port(AXI-AP)

 JTAG access port(JTAG-AP)

 serial wire JTAG debug port(SWJ-DP)

 JTAG debug port(JTAG-DP)

 ROM table

DAP 主要是由 DP 和 AP 组件。DP 负责接收外部的 JTAG 或 SW 数据，然后转化为对

AP 的访问，而对 AP 的访问，是可以发起 memory-mapped 的访问。因此就可以对

内部的资源进行访问。

如上图：

DAP 包括了三个 AP

 APB-AP：对挂接到 debug APB 总线上的内部调试设备的访问

 AHB-AP：对挂载在 AHB 系统总线上的设备的访问

 JTAG-AP：对 JTAG 设备的访问。这个是兼容以前较早的 ARM 处理器，如

ARM9。这些较早的处理器内部是用 JTAG 来调试的。但是现在的 ARM 处理

器，已经不用这种方式，统一用 memory-mapped 方式进行调试。

目前的 ARM soc 中，一般至少会包括一个 DAP。而一个 DAP 可以包括 1-256 个 AP

（access port），AP 受 DP 的控制。只有对 AP 的访问，才可以转化成 memory-mapped

总线，对 soc 的内部资源进行访问。

DP 中有一个 SELECT 寄存器，该寄存器用来选择，DP 对 AP 的访问，是针对于哪

一个 AP 进行访问。

DAP 中，是可以有多个 AP 的，而每次，只能对一个 AP 进行访问。因为需要对 AP

进行编号，编号的值就在 APSEL 位域中。因为这个位域有 8 位，因此 DAP 中可以

最多有 256 个 AP。

DAP 的内部结构如下图：

包括了一个 DP，和 3 个 AP，依次是 AHB-AP，APB-AP，JTAG-AP。

DP 通过 JTAG 或者 SW 管脚，连接外部的 debugger，和外部 debugger 进行通信。

DP 接收到外部 debugger 发送的 JTAG 或 SW 数据，转化为对内部 AP 的访问。经

过 decoder 模块，判断是对哪一个 AP 进行访问，然后将访问信息发送给对应的

AP。AP 接收到 DP 的访问后，转化为对应的总线访问，去访问内部资源。然后将

访问的信息，才回送给 DP，DP 再通过 JTAG 或 SW，将访问信息返回给外部的

debugger。

剩余72页未读，继续阅读

现在用Jlink的时候，发现因为我们的芯片的 JTAG 非标，需要修改 CPU id 和CORESIGHT_CoreBaseAddr来配置A53。请问我们要如何修改这个配置脚本

您可以在 Jlink 的配置文件中修改 CPU id 和 CORESIGHT_CoreBaseAddr 的值来配置 A53。具体的修改方法可以参考 Jlink 的官方文档或者相关的论坛帖子。另外，您也可以尝试使用其他的调试工具来进行调试，比如 OpenOCD...

coresight ipxact_lib是什么

"ipxact_lib"是一个可能用于表示IP-XACT（IP eXtensible Architecture and Content）库的术语。IP-XACT是一种用于描述和交换硬件设计中的IP（Intellectual Property）和系统级信息的标准规范。 ...

coresight technology system design guide

该指南包含了Coresight技术系统设计的各个方面的详细说明和建议。首先，它介绍了Coresight技术的基本原理和功能。它解释了Coresight调试和追踪的概念和目的，并介绍了Coresight技术系统的核心组件，如调试端口、调试...

coresight trace

在coresight中，有几个关键的trace组件可以进行trace操作。其中包括ETM（embedded trace macrocells），用于追踪指定设备（处理器，DSP）的trace信息；AMBA trace macrocells，用于追踪AMBA总线的trace信息；PTM...

coresight有jtagtdoen信号吗

在CoreSight架构中，没有名为"JTAGTDOEN"的特定信号。 CoreSight是一套用于ARM...因此，如果您需要了解特定ARM处理器或调试器的信号定义，请参考相关的文档和规范。希望对您有所帮助。如果还有其他问题，请随时提问。

coresight里面的接口JTAGNSW是什么

在Coresight中，JTAGNSW是指JTAG Non-Standard Wire（非标准JTAG线）。它是一种扩展JTAG接口，用于支持非...具体使用JTAGNSW接口的方式和支持的功能会因芯片和设备而异，需要参考相关的文档或规格说明来了解具体细节。

coresight stm有什么用

Coresight STM是一种用于调试和性能分析的设备，可与ARM处理器一起使用。它可以帮助开发人员在嵌入式系统中进行跟踪和调试，以确保系统的正常运行和性能优化。 Coresight STM的主要作用包括： 1. 调试功能：可以...

coresight swditms接口的具体含义

coresight soc-600

Coresight SOC-600是一种针对集成电路设计的先进芯片。SOC代表系统级芯片，它将多个功能模块集成在一个芯片上，包括处理器核心、片上内存、外设和网络接口。 Coresight SOC-600采用先进的制造工艺和设计技术，具有...

coresight驱动源码

Coresight是一种用于跟踪和调试嵌入式系统的技术，能够提供高效、可扩展、可配置的跟踪功能。对于Coresight功能的实现，需要编写相应的驱动程序。Coresight驱动源码可以用于实现Coresight的各种功能，例如： 1. ...

coresight SWJDP是什么

Coresight SWJ-DP（Serial Wire/JTAG Debug Port）是一种调试接口，用于在ARM处理器上进行软件和硬件调试。它是ARM CoreSight调试架构的一部分，提供了一种简化的、低引脚数的调试接口，用于与处理器进行通信。 SWJ...

coresight里面的JTAGNSW是什么接口

在Coresight中，JTAGNSW并不是一个标准的接口。 Coresight是ARM公司提供的一组调试和追踪技术，包括SWD（Serial Wire Debug）和ETM（Embedded Trace Macrocell）等。JTAG（Joint Test Action Group）是一种用于测试...

coresight dp ap

Coresight DP AP 是一个在计算机系统中使用的核心技术。它是一个芯片设计中的一种高级调试和分析技术。Coresight DP AP 全名为 CoreSight Debug Port Access Point，其中 CoreSight 是一种调试技术架构，而 Debug ...

coresight里面的JTAGNSW接口是什么

在Coresight中并不存在 JTAGNSW 接口。 Coresight 是由 ARM 公司提供的一套调试和追踪技术，其中包括了一些常见的接口，如 SWD（Serial Wire Debug），ETM（Embedded Trace Macrocell）等。JTAG（Joint Test Action...

coresight里面的SWO是什么接口

在Coresight中，SWO（Serial Wire Output）是一种用于调试和分析的接口。它是基于SWD（Serial Wire Debug）...具体使用SWO接口的方式和支持的功能会因芯片和设备而异，需要参考相关的文档或规格说明来了解具体细节。

coresight 怎么支持多个 core 的联调

Coresight 是一款用于嵌入式系统的调试和性能分析工具，可以支持多个核心的联调。在多个核心的联调过程中，Coresight 提供了以下主要功能和支持： 1. 多核追踪：Coresight 具有多个硬件追踪端口和追踪缓冲区，可以...

broken_arrow

粉丝: 5
资源: 5

上传资源快速赚钱

我的内容管理收起

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

会员权益专享

coresight_详细说明文档

评论0

会员权益专享

最新资源

coresight_详细说明文档

评论0

CoreSight TPIU pdf文档

CoreSight Technology System Design Guide

ARM JTAG调试软件中文手册

CONFIG_CORESIGHT_QGKI

现在用Jlink的时候，发现因为我们的芯片的 JTAG 非标，需要修改 CPU id 和CORESIGHT_CoreBaseAddr来配置A53。 请问我们要如何修改这个配置脚本

coresight ipxact_lib是什么

coresight technology system design guide

coresight trace

coresight有jtagtdoen信号吗

coresight里面的接口JTAGNSW是什么

coresight stm有什么用

coresight swditms接口的具体含义

coresight soc-600

coresight驱动源码

coresight SWJDP是什么

coresight里面的JTAGNSW是什么接口

coresight dp ap

coresight里面的JTAGNSW接口是什么

coresight里面的SWO是什么接口

coresight 怎么支持多个 core 的联调

会员权益专享

最新资源

现在用Jlink的时候，发现因为我们的芯片的 JTAG 非标，需要修改 CPU id 和CORESIGHT_CoreBaseAddr来配置A53。请问我们要如何修改这个配置脚本