没有合适的资源?快使用搜索试试~ 我知道了~
首页Cadence完整的EDA解决方案
Cadence完整的EDA解决方案

Cadence公司的电子设计自动化(Electronic Design Automation)产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟、混合信号及射频IC设计,全定制 Cadence设计软件 Cadence设计软件 集成电路设计,IC物理验证,PCB设计和硬件仿真建模等。同时,Cadence公司还提供设计方法学服务,帮助客户优化其设计流程;提供设计外包服务,协助客户进入新的市场领域。自1991年以来,该公司已连续在国际EDA市场中销售业绩稳居第一。全球知名半导体与电子系统公司均将Cadence软件作为其全球设计的标准
资源详情
资源评论
资源推荐


公司概述
CADENCE 中国
Cadence 是全球电子设计自动化(EDA)领先企业,从事软件与硬件设计工具、芯片知识产权与设计服务,目
前正致力于 EDA 产业的转型。Cadence 把此次转型构想命名为 EDA360,因为它将包含设计过程中的所有方面,
并关注最终产品的可盈利性。这种应用驱动型方法,能在创建、集成与优化电子设计方面帮助我们的客户以更低的
成本和更高的质量完成硅芯片、片上系统设备、以及完整的系统实现。Cadence Design System, Inc. 公司成立
于 1988 年,总部位于美国加州圣荷塞,其设计中心、研发中心和销售部门分布于世界各地。
1992 年 Cadence 公司进入中国大陆市场,迄今已拥有大量的集成电路 (IC) 及系统设计客户群体。在过去的
二十年里,Cadence 公司在中国不断发展壮大,建立了北京、上海、深圳分公司以及北京研发中心、上海研发中心,
并于 2008 年将亚太总部设立在上海,Cadence 中国现拥有员工 400 余人。
北京研发中心和上海研发中心主要承担美国公司总部 EDA 软件研发任务,力争提供给用户更加完美的设计工
具和全流程服务。Cadence 在中国拥有强大的技术支持团队,提供从系统软硬件仿真验证、数字前端和后端及低
功耗设计、数模混合 RF 前端仿真与 DFM 以及后端物理验证、SiP 封装以及 PCB 设计等技术支持。我们的销售方
案中还包括提供专业设计服务,VCAD 团队为用户提供高质量、有效的设计和外包服务。
把世界顶尖的产品技术和服务融入中国,成为中国电子行业最亲密合作伙伴,和中国电子高科技产业共同腾飞
是 Cadence 在中国的坚定信念。
Cadence 服务于产值达 2 万亿美元的全球电子市场,其中包括产值超过 3000 亿美元的半导体市场。我们的
主要垂直市场领域包括:有线与无线通讯;工业、医疗与汽车电子;计算机与消费电子,比如多媒体和个人娱乐设备。
这些领域占全球电子设备营收和半导体营收的 90% 以上。我们的主要横向市场领域是系统公司、半导体公司和硅
供应商(ASIC 供应商、集成电路代工厂和 FPGA 公司)。作为这些领域里的 EDA 解决方案领先供应商,Cadence
对业界趋势和客户需求有着前所未有的认识。
两大主要趋势推动着电子设计:不断提高的硅容量和越来越高的复杂性。虽然传统的生产方法正在达到基本物理
极限,随着新晶体管结构的开发,不同封装中的单个硅片,变成单独封装中层叠的晶片互联,硅容量也将会继续提高。
同时,由于各设计领域的融合,以及消费者对高性能产品的需要,设计正变得更复杂。现代电子设备支持高速通信、
大数据量处理与芯片中快速的交互作用,这需要混合信号(模拟 / 数字)、低功耗与高级节点设计技术。 在很多情况下,
产品的硬件功能并非主要差异所在。当今产品主要是在应用方面进行竞争,也就是在硬件上运行的软件,不管是手
机上运行的游戏还是网络路由器上运作的协议。
为获得成功,新设计必须在系统层面以及片上系统 (SoC) 和硅层面进行优化。Cadence 是唯一一家融合了业
界构想、有着全面的产品阵容以及高端技术优势,能够全面解决这些问题的公司。
市场与趋势

Encounter Digital Implementation System 15
Encounter Power System 16
Encounter Timing System 17
Clock Concurrent Optimization 18
相关产品简介 18
系统验证及硬件仿真
数字设计
Functional Verification 功能验证
Functional Verification 功能验证
System Design & Verification/ Hardware Emulation
System Design & Verification/ Hardware Emulation
系统设计和验证/硬件仿真
系统设计和验证/硬件仿真
Front-End Design/ Logic Design
Front-End Design/ Logic Design
数字芯片前端设计/逻辑设计
数字芯片前端设计/逻辑设计
Digital Implementation 数字实现
Digital Implementation 数字实现
Incisive Enterprise Simulator 1
Incisive Enterprise Verifier 2
Incisive Enterprise Manager 2
VIP catalog 3
Palladium XP Verification Computing Platform 4
Palladium Dynamic Power Analysis 5
Rapid prototyping Platform 6
C-to-Silicon Compiler 7
Virtual System Platform 8
相关产品简介 8
Cadence Chip Planning System 9
Encounter RTL Compiler 10
Encounter RTL Compiler with Physical 11
Encounter Conformal Constraint Designer 11
Encounter Conformal ECO Designer 12
Encounter Conformal Equivalence Checker 13
Encounter Conformal Low Power 13
Encounter DFT Architect 14

定制与模拟设计
封装与PCB设计
Virtuoso Analog Design Environment 19
Virtuoso Accelerated Parallel Simulator 19
RF Design Methodology Kit 20
Virtuoso AMS Designer 20
Virtuoso Layout Suite 21
Cadence Space-Based Router 21
Virtuoso Chip Assembly Router 22
Virtuoso Digital Implementation 22
Allegro FPGA System Planner 27
Allegro PCB Designer 28
Allegro PCB SI 28
Allegro Design Authoring 29
Allegro Package Designer 30
Cadence 3D Design Viewer 30
Cadence SiP Co-Design 31
Cadence SiP Digital SI 32
Cadence SiP Digital Architect
33
相关产品简介 34
Virtuoso Front- End/ Circuit Design Simulation
Virtuoso Front- End/ Circuit Design Simulation
Virtuoso 前端/电路设计仿真
Virtuoso 前端/电路设计仿真
Virtuoso Layout & Verification
Virtuoso Layout & Verification
Virtuoso 设计版图和验证
Virtuoso 设计版图和验证
PCB设计
PCB设计
SiP系统封装
SiP系统封装
Design Sign Off 设计签收
Design Sign Off 设计签收
Cadence Physical Verification System 23
Virtuoso DFM 23
Cadence Litho Electrical Analyzer 24
Cadence Litho Physical Analyzer 25
Cadence CMP Predictor 25
相关产品简介 26

Functional Verification 功能验证
Functional Verification 功能验证
Incisive Enterprise Simulator
Incisive Enterprise Simulator
概述
概述
特性/优势
特性/优势
多语言仿真促进测试平台自动化、低功耗、
指标驱动型验证,以及混合信号验证
Incisive Enterprise Simulator (IES) 提供了最全面的IEEE语言支持,
有着独特的功能,支持加快芯片实现所需的意图、抽象与收敛。当IES与
Conformal LP密切配合使用时,它是低功耗验证的核心引擎;与Virtuoso仿
真器配合使用时,又是混合信号验证的数字引擎;用于仿真加速与Xtreme
和Palladium配合使用时又是测试平台引擎;当其与TLM验证解决方案配合
使用又可以是RTL引擎。
当数字仿真在1980年代被普遍应用时,其流程非常简单:RTL级、然后
是门级最后是实现。之后的几年间,仿真逐渐成熟应用于验证,并成为现代
复杂FPGA、ASIC和定制设计中提高效率、提供可预测性以及保障质量的关
键手段。随着此技术的成熟,也出现了新方法用于生成指标,测量验证计划
的进度,以新的数字和模拟仿真抽象将验证移到流程的初期阶段,从而出现
了加快收敛的新方法。IES继续引领验证过程中的这些变化,加入了新的技
术,支持新出现的需求,让IES成为业界最经常使用的引擎。
今天Cadence
®
IES促进验证平台自动化、重用和分析,从系统层面到
RTL级再到门级对设计进行验证。它支持Incisive Enterprise Manager采取
的指标驱动法。其本地编译架构加快了事务级、行为级、低功耗、RTL级和
门级模型的同时仿真,消除了其他仿真方法中常见的性能下降。
IES还支持所有IEEE标准语言,Open Verification Methodology (OVM)、
新兴的Accellera通用验证方法学(UVM)、以及e Reuse Methodology
(eRM),所以工程师可以迅速而方便地为其引入可靠的验证流程。验
证工程师可以拓展Enterprise Simulator的功能,加入Incisive Software
Extensions,它提供了测试平台与被测设备(DUT)之间高吞吐量的信道,并
促进内置软件的自动指标驱动型验证,把它当作DUT的另外一部分一样。
•
促进测试平台自动化、分析与重用以提
高效率
•
确保验证质量,跟踪业界标准的覆盖指
标,包括功能、事务、低功耗和HDL代
码,加上自动数据与断言检查
•
用自动反标注与可执行的验证计划推动
与指引验证
•
在多语言验证环境之上创造可重用的序
列与多信道虚拟序列
•
配置现有的统一验证元件(UVC)或迅速
构建全新UVC
•
促进高级调试,使用SimVision用于事务
级模型、SystemVerilog/e级库、瞬时混合
信号、低功耗与传统波形图分析
•
支持e、Open Verification Library
(OVL)、OVM类库、新兴UVM类库、
SystemC
®
、SystemC验证库、
SystemVerilog、Verilog
®
、VHDL、PSL、
SVA和CPF
•
为复合语言、混合信号与低功耗设计提
供尽可能高的性能,涵盖多个抽象层,包
括能够对RTL仿真在Palladium XP 系列进
入退出加速器/仿真器进行现场交换
01
功能验证
剩余37页未读,继续阅读













安全验证
文档复制为VIP权益,开通VIP直接复制

评论1