基于 FPGA 的高效 FIR 滤波器的设计与实现
摘要:该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一
种基于 FPGA 的高效实现方案。该方案采用对称结构、加法和移位代替乘法运算、优化的
CSD 编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助 FPGA 滤波器
芯片和 Quartus II 软件、Matlab 软件对该方案进行了仿真验证。仿真实验结果表明:此
种 FIR 滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的 FIR
滤波器设计方法。
随着信息时代和数字世界的到来,数字信号处理已成为当今一门极其重要的学科。作为
数字信号处理分支之一的数字滤波器,也受到了人们越来越多的关注。它是通信、语音、
图像、自动控制、雷达、航空航天、医疗等领域中的一种基本处理部件,具有稳定性好、
精度高、灵活性大等突出优点。
数字滤波器包括有限冲激响应(Finite impulse response,简称 FIR)滤波器和无限冲
激响应(Innite impulse response,简称 IIR)滤波器两大类,其中的 FIR 滤波器因可以
得到严格的线性相位、有限精度的计算不会产生振荡、运算速度快等优点受到了人们更多
的青睐。在非实时或低速系统中,FIR 算法可以在 DSP 或 CPU 上用软件实现,但是在一
些实时性要求较高的系统(如雷达控制、无线通讯系统等)中,由于受到乘法器和加法器电
路的限制,该实现方法则不能满足速度的要求。近几年来,随着微电子技术与工艺的迅猛
发展,现场可编程门阵列(Field programmable gate array,简称 FPGA)以其可编程性、
低成本性、高逻辑密度和高可靠性,得到了越来越广泛的应用。本文借助 Ahera 公司的
FPGA 芯片和 Quartus II 软件、Matlab 软件,介绍了一种高效 FIR 滤波器的设计与实现
方案。
1 基于 FPGA 的高效 FIR 滤波器的设计思路
一个Ⅳ阶的 FIR 数字滤波器可由差分方程
或转移函数:
来描述。式中: x(n)是滤波器的输入信号,y(n)是滤波器的输出信号,h(n)是滤波器系数。
从以上的表达形式可以看出,FIR 滤波器是通过加法器、移位器和乘法器组合而实现的,
乘法器和加法器的效率及速度等特性对整个滤波器的性能起着决定性的作用。
1.1 采用对称结构
在很多应用场合,滤波器都是线性时间不变量(Linear time-invariant,简称 LTI)滤波
器,也就是带有常系数的滤波器。对于具有线性相位的 FIR 滤波器,其输出表达式(1)变成
了如下的形式:
评论1