没有合适的资源?快使用搜索试试~ 我知道了~
首页fpga优化和防止被优化.docx
fpga优化和防止被优化.docx
需积分: 49 19 下载量 76 浏览量
更新于2023-03-16
评论 2
收藏 14KB DOCX 举报
fpga优化和防止被优化.docx;fpga设计中经常会遇到定义的信号被优化,尤其是我wire信号,以及如何优化fpga的设计
资源详情
资源评论
资源推荐
1. 在一个
叙述中只要有一个无号数的操作数,整个算式将被当成无号数进行计算 。
2.
解释下:
1、syn_keep=1 就是保留这个信号线,是它成为一个 instance(synplify 的),然后就可
以对它添加 XILINX 的约束属性;
2、xc_props=“”是 synplify 为 XILINX 保留留的约束属性,可以透传到 ISE 的实现中去,从
而约束实现过程。
3、“X”属性是在 MAP 时识别的 KEEP 属性,如果用 XST 综合就只需要在信号线的两端加
上 X 属性就可以透传到 MAP 中去。但是 synplify 并不能识别,因此需要通过以上的方法
将 X 属性透传到 MAP 中去。
当保持时间不满足时,可以增加缓冲器来延迟 !"
若要观察
##
中
信号,可以这样设置来使其显示出来,用于观察
3. $%&'(
多了 這個
#) , 指示
Quartus II
不要對
cnt
做最佳化 ,
保留此
register
以供
SignalTap II
觀察 , 注意必須寫在分號前面,不能如下寫在分號後面 。
/*synthesis noprune*/ 避免 Quartus II 優化掉沒 output 的 reg。
/*synthesis preserve*/ 避免 Quartus II 將 reg 優化為常數,或者合併
重複的 reg。
4.
5.
dym
- 粉丝: 0
- 资源: 5
上传资源 快速赚钱
- 我的内容管理 收起
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
会员权益专享
最新资源
- 27页智慧街道信息化建设综合解决方案.pptx
- 计算机二级Ms-Office选择题汇总.doc
- 单链表的插入和删除实验报告 (2).docx
- 单链表的插入和删除实验报告.pdf
- 物联网智能终端项目设备管理方案.pdf
- 如何打造品牌的模式.doc
- 样式控制与页面布局.pdf
- 武汉理工Java实验报告(二).docx
- 2021线上新品消费趋势报告.pdf
- 第3章 Matlab中的矩阵及其运算.docx
- 基于Web的人力资源管理系统的必要性和可行性.doc
- 基于一阶倒立摆的matlab仿真实验.doc
- 速运公司物流管理模式研究教材
- 大数据与管理.pptx
- 单片机课程设计之步进电机.doc
- 大数据与数据挖掘.pptx
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0